知搜-全球专利检索

  1. 登录
  2. 注册

搜索结果

103 条记录 (耗时 0.029 秒)

    FinFET device incorporating strained silicon in the channel region
    23.
    发明授权
    FinFET device incorporating strained silicon in the channel region 有权
    FinFET器件在通道区域中包含应变硅

    公开(公告)号：US06800910B2

    公开(公告)日：2004-10-05

    申请号：US10335474

    申请日：2002-12-31

    申请人： Ming-Ren Lin ,  Jung-Suk Goo ,  Haihong Wang ,  Qi Xiang

    发明人： Ming-Ren Lin ,  Jung-Suk Goo ,  Haihong Wang ,  Qi Xiang

    IPC分类号： H01L27105

    CPC分类号： H01L29/785 ,  H01L29/1054 ,  H01L29/42384 ,  H01L29/66795 ,  H01L29/78603 ,  H01L29/78687

    摘要： A FinFET device employs strained silicon to enhance carrier mobility. In one method, a FinFET body is patterned from a layer of silicon germanium (SiGe) that overlies a dielectric layer. An epitaxial layer of silicon is then formed on the silicon germanium FinFET body. A strain is induced in the epitaxial silicon as a result of the different dimensionalities of intrinsic silicon and of the silicon germanium crystal lattice that serves as the template on which the epitaxial silicon is grown. Strained silicon has an increased carrier mobility compared to relaxed silicon, and as a result the epitaxial strained silicon provides increased carrier mobility in the FinFET. A higher driving current can therefore be realized in a FinFET employing a strained silicon channel layer.

    摘要翻译： FinFET器件采用应变硅来增强载流子迁移率。 在一种方法中，FinFET体从覆盖在电介质层上的硅锗层（SiGe）构图。 然后在硅锗FinFET体上形成硅的外延层。 由于本征硅和作为外延硅生长的模板的硅锗晶格的不同维度，在外延硅中引起应变。 与松弛硅相比，应变硅具有增加的载流子迁移率，结果外延应变硅在FinFET中提供增加的载流子迁移率。 因此，可以在采用应变硅沟道层的FinFET中实现更高的驱动电流。

    Transistor with local insulator structure
    27.
    发明授权
    Transistor with local insulator structure 失效
    具有局部绝缘体结构的晶体管

    公开(公告)号：US06670260B1

    公开(公告)日：2003-12-30

    申请号：US09577332

    申请日：2000-05-24

    申请人： Bin Yu ,  Ming-Ren Lin ,  Shekhar Pramanick

    发明人： Bin Yu ,  Ming-Ren Lin ,  Shekhar Pramanick

    IPC分类号： H01L21425

    CPC分类号： H01L29/6659 ,  H01L29/0649 ,  H01L29/78

    摘要： A thin filmed fully-depleted silicon-on-insulator (SOI) metal oxide semiconductor field defect transistor (MOSFET) utilizes a local insulation structure. The local insulative structure includes a buried silicon dioxide region under the channel region. The MOSFET body thickness is very small and yet silicon available outside of the channel region and buried silicon dioxide region is available for sufficient depths of silicide in the source and drain regions. The buried silicon dioxide region can be formed by a trench isolation technique or a LOCOS technique.

    摘要翻译： 薄膜完全耗尽的绝缘体上硅（SOI）金属氧化物半导体场缺陷晶体管（MOSFET）利用局部绝缘结构。 局部绝缘结构包括沟道区下方的埋置二氧化硅区域。 MOSFET体的厚度非常小，而在沟道区域和掩埋的二氧化硅区域之外可用的硅可用于源极和漏极区域中足够的硅化物深度。 掩埋的二氧化硅区域可以通过沟槽隔离技术或LOCOS技术形成。

    Method of manufacturing a dual doped CMOS gate
    28.
    发明授权
    Method of manufacturing a dual doped CMOS gate 有权
    制造双掺杂CMOS栅极的方法

    公开(公告)号：US06342438B2

    公开(公告)日：2002-01-29

    申请号：US09187379

    申请日：1998-11-06

    申请人： Bin Yu ,  Ming-Ren Lin

    发明人： Bin Yu ,  Ming-Ren Lin

    IPC分类号： H01L21265

    CPC分类号： H01L21/823842 ,  H01L21/26506 ,  H01L21/26513 ,  H01L21/823871

    摘要： A dual doped CMOS gate structure utilizes a nitrogen implant to suppress dopant inter-diffusion. The nitrogen implant is provided above standard trench isolation structures. Alternatively, an oxygen implant can be utilized. The use of the implant allows an increase in packing density for ultra-large-scale integrated (ULSI) circuits. The doping for N-channel and P-channel active regions can be completed when the polysilicon gate structures are doped.

    摘要翻译： 双掺杂CMOS栅极结构利用氮注入来抑制掺杂剂相互扩散。 在标准沟槽隔离结构之上提供氮注入。 或者，可以使用氧注入。 使用植入物可以提高超大规模集成（ULSI）电路的封装密度。 当掺杂多晶硅栅极结构时，可以完成N沟道和P沟道有源区的掺杂。

    Integrated circuit having transistors with different threshold voltages
    29.
    发明授权
    Integrated circuit having transistors with different threshold voltages 有权
    具有不同阈值电压的晶体管的集成电路

    公开(公告)号：US06262456B1

    公开(公告)日：2001-07-17

    申请号：US09187842

    申请日：1998-11-06

    申请人： Bin Yu ,  Ming-Ren Lin

    发明人： Bin Yu ,  Ming-Ren Lin

    IPC分类号： H01L31113

    CPC分类号： H01L29/6659 ,  H01L21/82345 ,  H01L21/823842 ,  H01L27/0922 ,  H01L27/105 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/7833

    摘要： An ultra-large-scale integrated (ULSI) circuit includes MOSFETs which have different threshold voltages and yet have the same channel characteristics. The MOSFETs include gate structures with a polysilicon material. The polysilicon material is implanted with lower concentrations of germanium where lower threshold voltage MOSFETs are required. Over a range of 0-60% concentration of germanium, the threshold voltage can be varied by roughly 240 mV.

    摘要翻译： 超大规模集成（ULSI）电路包括具有不同阈值电压但具有相同通道特性的MOSFET。 MOSFET包括具有多晶硅材料的栅极结构。 用较低浓度的锗注入多晶硅材料，其中需要较低的阈值电压MOSFET。 在锗的0-60％浓度范围内，阈值电压可以改变大约240mV。

    MOS transistor with high-K spacer designed for ultra-large-scale integration
    30.
    发明授权
    MOS transistor with high-K spacer designed for ultra-large-scale integration 失效
    具有高K隔离器的MOS晶体管专为超大规模集成而设计

    公开(公告)号：US06271563B1

    公开(公告)日：2001-08-07

    申请号：US09122815

    申请日：1998-07-27

    申请人： Bin Yu ,  Ming-Ren Lin

    发明人： Bin Yu ,  Ming-Ren Lin

    IPC分类号： H01L2976

    CPC分类号： H01L29/66643 ,  H01L29/42376 ,  H01L29/4983

    摘要： A MOS transistor having a source and drain extension that are less than 40 nanometers in thickness to minimize the short channel effect. A gate includes a high-K dielectric spacer layer to create depletion regions in the substrate which form the drain and source extensions.

    摘要翻译： 具有小于40纳米的源极和漏极延伸的MOS晶体管，以最小化短沟道效应。 栅极包括高K电介质间隔层，以在衬底中产生形成漏极和源极延伸的耗尽区。