公开(公告)号：US20110248381A1

公开(公告)日：2011-10-13

申请号：US13130815

申请日：2009-01-20

申请人： William Tong ,  Nathaniel J. Quitoriano ,  Duncan Stewart ,  Philip J. Kuekes

发明人： William Tong ,  Nathaniel J. Quitoriano ,  Duncan Stewart ,  Philip J. Kuekes

IPC分类号： H01L29/86 ,  H01L21/02

CPC分类号： H01L21/26586 ,  H01L45/08 ,  H01L45/1233 ,  H01L45/14 ,  H01L45/145 ,  H01L45/146 ,  H01L45/147 ,  H01L45/165

摘要： A multilayer memristive device includes a first electrode (410); a second electrode (405); a first memristive region (430) and a second memristive region (435) which created by directional ion implantation of dopant ions (420, 425) and are interposed between the first electrode (410) and the second electrode (405); and mobile dopants (315) which move within the first memristive region (430) and the second memristive region (435) in response to an applied electrical field.

摘要翻译： 多层回忆装置包括第一电极（410）; 第二电极（405）; 通过定向离子注入掺杂剂离子（420,425）而形成并且介于第一电极（410）和第二电极（405）之间的第一忆阻区（430）和第二忆阻区（435）。 以及响应于施加的电场在第一忆阻区（430）和第二忆阻区（435）内移动的移动掺杂剂（315）。

公开(公告)号：US07872502B2

公开(公告)日：2011-01-18

申请号：US11484961

申请日：2006-07-12

申请人： Warren Robinett ,  Philip J. Kuekes ,  R. Stanley Williams

发明人： Warren Robinett ,  Philip J. Kuekes ,  R. Stanley Williams

IPC分类号： H03K19/094

CPC分类号： H03K19/007 ,  G06F11/1076 ,  H03K19/00315

摘要： One embodiment of the present invention is a method for constructing defect-and-failure-tolerant demultiplexers. This method is applicable to nanoscale, microscale, or larger-scale demultiplexer circuits. Demultiplexer circuits can be viewed as a set of AND gates, each including a reversibly switchable interconnection between a number of address lines, or address-line-derived signal lines, and an output signal line. Each reversibly switchable interconnection includes one or more reversibly switchable elements. In certain demultiplexer embodiments, NMOS and/or PMOS transistors are employed as reversibly switchable elements. In the method that represents one embodiment of the present invention, two or more serially connected transistors are employed in each reversibly switchable interconnection, so that short defects in up to one less than the number of serially interconnected transistors does not lead to failure of the reversibly switchable interconnection. In addition, error-control-encoding techniques are used to introduce additional address-line-derived signal lines and additional switchable interconnections so that the demultiplexer may function even when a number of individual, switchable interconnections are open-defective.

摘要翻译： 本发明的一个实施例是一种用于构建缺陷和容错解复用器的方法。 该方法适用于纳米尺度，微米级或更大规模的解复用器电路。 解复用器电路可以被视为一组与门，每个与门包括多个地址线或地址线导出的信号线之间的可逆切换互连以及输出信号线。 每个可逆切换互连包括一个或多个可逆切换元件。 在某些解复用器实施例中，NMOS和/或PMOS晶体管被用作可逆切换元件。 在表示本发明的一个实施例的方法中，在每个可逆切换互连中使用两个或更多个串联连接的晶体管，使得比串联互连晶体管的数量少一个的短缺陷不会导致可逆地失效 可切换互连。 此外，误差控制编码技术用于引入附加的地址线导出的信号线和附加的可切换互连，使得即使当多个单独的可切换互连是开放缺陷时，解复用器也可以起作用。

公开(公告)号：US20100293518A1

公开(公告)日：2010-11-18

申请号：US12011175

申请日：2008-01-23

申请人： Philip J. Kuekes ,  J. Warren Robinett ,  Gadiel Seroussl ,  R. Stanley Williams

发明人： Philip J. Kuekes ,  J. Warren Robinett ,  Gadiel Seroussl ,  R. Stanley Williams

IPC分类号： G06F17/50

CPC分类号： G11C13/0023 ,  B82Y10/00 ,  G06F11/1016 ,  G11C8/10 ,  G11C11/54 ,  G11C13/0002 ,  G11C2213/77 ,  G11C2213/81

摘要： One embodiment of the present invention provides a demultiplexer implemented as a nanowire crossbar or a hybrid nanowire/microscale-signal-line crossbar with resistor-like nanowire junctions. The demultiplexer of one embodiment provides demultiplexing of signals input on k microscale address lines to 2k or fewer nanowires, employing supplemental, internal address lines to map 2k nanowire addresses to a larger, internal, n-bit address space, where n>k. A second demultiplexer embodiment of the present invention provides demultiplexing of signals input on n microscale address lines to 2k nanowires, with n>k, using 2k, well-distributed, n-bit external addresses to access the 2k nanowires. Additional embodiments of the present invention include a method for evaluating different mappings of nanowire addresses to internal address-spaces of different sizes, or to evaluate mappings of nanowires to external address-spaces of different sizes, metrics for evaluating address mapping and demultiplexer designs, and demultiplexer design methods.

摘要翻译： 本发明的一个实施例提供了一种解复用器，其实现为纳米线交叉开关或具有电阻器状纳米线结的混合纳米线/微型信号线交叉开关。 一个实施例的解复用器提供在k个微米地址线上输入的信号到2k个或更少的纳米线的解复用，采用补充的内部地址线将2k个纳米线地址映射到更大的内部n位地址空间，其中n> k。 本发明的第二解复用器实施例使用2k，均匀分布的n位外部地址来访问2k纳米线，在n个微米级地址线上输入的信号到2k纳米线解复用n> k。 本发明的另外的实施例包括用于评估纳米线地址与不同大小的内部地址空间的不同映射的方法，或者评估纳米线与不同大小的外部地址空间的映射，用于评估地址映射和解复用器设计的度量，以及 解复用器设计方法。

公开(公告)号：US20100091662A1

公开(公告)日：2010-04-15

申请号：US12288035

申请日：2008-10-15

申请人： Ron M. Roth ,  Joseph Warren Robinett ,  Philip J. Kuekes ,  R. Stanley Williams

发明人： Ron M. Roth ,  Joseph Warren Robinett ,  Philip J. Kuekes ,  R. Stanley Williams

IPC分类号： H04J3/14

CPC分类号： H04J3/047 ,  H03K17/002 ,  H03K19/0021 ,  H03K19/003

摘要： Embodiments of the present invention include defect-tolerant demultiplexer crossbars that employ, or that can be modeled by demultiplexer crossbars that employ, threshold logic “TL” elements. The threshold-logic elements provide for tolerance for signal variation on internal signals lines of a defect-tolerant demultiplexer crossbar, and thus tolerance for defects which produce internal signal variation.

摘要翻译： 本发明的实施例包括采用阈值逻辑“TL”元素的采用或可以通过解复用器交叉开关建模的缺陷容许解复用器交叉开关。 阈值逻辑元件提供了对于容错解复用器交叉开关的内部信号线上的信号变化的容限，并因此提供产生内部信号变化的缺陷的容限。

公开(公告)号：US07609089B2

公开(公告)日：2009-10-27

申请号：US12156877

申请日：2008-06-04

申请人： Gregory S. Snider ,  Philip J. Kuekes

发明人： Gregory S. Snider ,  Philip J. Kuekes

IPC分类号： H01L25/00 ,  H03K19/177

CPC分类号： H03K19/17748 ,  B82Y10/00 ,  B82Y30/00 ,  G11C8/10 ,  G11C13/0007 ,  G11C13/0014 ,  G11C2213/15 ,  G11C2213/34 ,  G11C2213/51 ,  G11C2213/77 ,  G11C2213/81 ,  H03K19/17728 ,  H03K19/1778

摘要： Reconfigurable logic devices and methods of programming the devices are disclosed. The logic device includes a look-up table (LUT) and at least one storage element configured for sampling LUT output signals. The LUT comprises a plurality of input signals, an array of programmable impedance devices operably coupled to the input signals, and the LUT output signals. Each programmable impedance device in the array includes a first electrode operably coupled to one of the input signal, a second electrode disposed to form a junction wherein the second electrode at least partially overlaps the first electrode, and a programmable material disposed between the first electrode and the second electrode. The programmable material operably couples the first electrode and the second electrode such that each programmable impedance device exhibits a non-volatile programmable impedance. The array may be configured as a one-dimensional or two-dimensional array.

摘要翻译： 公开了可重构逻辑器件和编程器件的方法。 逻辑器件包括查找表（LUT）和配置用于对LUT输出信号进行采样的至少一个存储元件。 LUT包括多个输入信号，可操作地耦合到输入信号的可编程阻抗装置的阵列和LUT输出信号。 阵列中的每个可编程阻抗器件包括可操作地耦合到输入信号中的一个的第一电极，设置成形成其中第二电极至少部分地与第一电极重叠的结的第二电极和设置在第一电极和 第二电极。 可编程材料可操作地耦合第一电极和第二电极，使得每个可编程阻抗装置呈现非易失性可编程阻抗。 该阵列可以被配置为一维或二维阵列。

公开(公告)号：US20090074368A1

公开(公告)日：2009-03-19

申请号：US11900714

申请日：2007-09-13

申请人： Charles M. Santori ,  Duncan Stewart ,  Philip J. Kuekes ,  Theodore I. Kamins

发明人： Charles M. Santori ,  Duncan Stewart ,  Philip J. Kuekes ,  Theodore I. Kamins

IPC分类号： G02B6/10

CPC分类号： G02B6/1226 ,  B82Y20/00 ,  G02F1/01708 ,  G02F2203/15

摘要： An optical apparatus includes a waveguide configured to propagate optical energy; an electrical contact surface; and a semiconductor electrical interconnect extending from a first surface of the optical waveguide to electrical communication with the electrical contact surface. The semiconductor electrical interconnect comprises a geometry configured to substantially confine the optical energy to the waveguide.

公开(公告)号：US07391109B2

公开(公告)日：2008-06-24

申请号：US11438167

申请日：2006-05-22

申请人： Theodore I. Kamins ,  Philip J. Kuekes

发明人： Theodore I. Kamins ,  Philip J. Kuekes

IPC分类号： H01L21/50

CPC分类号： H01L27/0688 ,  H01L21/8221 ,  H01L2924/00011 ,  H01L2924/0002 ,  H01L2924/00012 ,  H01L2224/80001

摘要： An embodiment of an integrated circuit comprises active components in more than one active layer. A first conductor in one active layer is operative to produce a static electric field that controls a first active element in an adjacent active layer.

摘要翻译： 集成电路的实施例包括多于一个有源层中的有源部件。 一个有源层中的第一导体可操作地产生控制相邻有源层中的第一有源元件的静电场。

公开(公告)号：US07388200B2

公开(公告)日：2008-06-17

申请号：US11583262

申请日：2006-10-19

申请人： Duncan R. Stewart ,  William M. Tong ,  R. Stanley Williams ,  Philip J. Kuekes ,  Sean Xiao-an Zhang ,  Kevin F. Peters ,  Kenneth J. Ward

发明人： Duncan R. Stewart ,  William M. Tong ,  R. Stanley Williams ,  Philip J. Kuekes ,  Sean Xiao-an Zhang ,  Kevin F. Peters ,  Kenneth J. Ward

IPC分类号： G01N27/26 ,  G01N33/00

CPC分类号： G01N27/128 ,  Y10S977/762 ,  Y10S977/957

摘要： A sensing method includes exposing a nano-transducer having a controlled surface to a sample including at least one species. Adsorption of the species on the nano-transducer is transduced to a measurable signal as a function of time. Desorption of the species from the nano-transducer is also transduced to a measurable signal as a function of time. A residence time of the at least one species adsorbed on the nano-transducer is extracted from the measurable signals. The adsorption and desorption each define an individual measurable event.

摘要翻译： 感测方法包括将具有受控表面的纳米换能器暴露于包括至少一种的样品。 物种在纳米转换器上的吸附作为时间的函数被转导到可测量的信号。 物种从纳米转换器的解吸也被转换为可测量的信号作为时间的函数。 从可测量信号中提取吸附在纳米换能器上的至少一种物质的停留时间。 吸附和解吸各自定义一个单独的可测量事件。

公开(公告)号：US07378347B2

公开(公告)日：2008-05-27

申请号：US10281678

申请日：2002-10-28

申请人： Theodore I. Kamins ,  Philip J. Kuekes ,  Yong Chen

发明人： Theodore I. Kamins ,  Philip J. Kuekes ,  Yong Chen

IPC分类号： H01L21/461

CPC分类号： B82Y30/00 ,  B82Y10/00 ,  C30B11/00 ,  C30B11/12 ,  C30B29/605 ,  H01L2924/0002 ,  H01L2924/00

摘要： Methods for forming a predetermined pattern of catalytic regions having nanoscale dimensions are provided for use in the growth of nanowires. The methods include one or more nanoimprinting steps to produce arrays of catalytic nanoislands or nanoscale regions of catalytic material circumscribed by noncatalytic material.

摘要翻译： 提供用于形成具有纳米级尺寸的催化区域的预定图案的方法用于纳米线的生长。 所述方法包括一个或多个纳米压印步骤，以产生由非催化材料限定的催化材料的催化纳米级或纳米尺度区域的阵列。

公开(公告)号：US20080094583A1

公开(公告)日：2008-04-24

申请号：US11584476

申请日：2006-10-19

申请人： R. Stanley Williams ,  Philip J. Kuekes

发明人： R. Stanley Williams ,  Philip J. Kuekes

IPC分类号： G03B21/26

CPC分类号： G03B21/26

摘要： Techniques for modifying a visible projecting image are described. The technique includes using non-visible light to control optical properties of independent regions of an active screen. The non-visible light is capable of directly interacting with the regions of the active screen to modify an optical property of the regions of the active screen.

摘要翻译： 描述用于修改可见投影图像的技术。 该技术包括使用不可见光来控制主动屏幕的独立区域的光学特性。 不可见光能够与主动屏幕的区域直接相互作用，以修改活动屏幕区域的光学特性。