公开(公告)号：US08524615B2

公开(公告)日：2013-09-03

申请号：US13238297

申请日：2011-09-21

申请人： Sang-Hoon Ahn ,  Byung-Hee Kim ,  Sang-Don Nam ,  Kyu-Hee Han ,  Gil-heyun Choi ,  Jang-Hee Lee ,  Jong-Min Baek ,  Kyoung-Hee Kim

发明人： Sang-Hoon Ahn ,  Byung-Hee Kim ,  Sang-Don Nam ,  Kyu-Hee Han ,  Gil-heyun Choi ,  Jang-Hee Lee ,  Jong-Min Baek ,  Kyoung-Hee Kim

IPC分类号： H01L21/469 ,  H01L21/31 ,  H01L21/44

CPC分类号： H01L21/7682 ,  H01L21/02126 ,  H01L21/02337 ,  H01L21/02348 ,  H01L21/3105 ,  H01L21/76829 ,  H01L2221/1047

摘要： Example embodiments relate to a method of forming a hardened porous dielectric layer. The method may include forming a dielectric layer containing porogens on a substrate, transforming the dielectric layer into a porous dielectric layer using a first UV curing process to remove the porogens from the dielectric layer, and transforming the porous dielectric layer into a crosslinked porous dielectric layer using a second UV curing process to generate crosslinks in the porous dielectric layer.

摘要翻译： 示例性实施方案涉及形成硬化多孔介电层的方法。 该方法可以包括在衬底上形成含有致孔剂的电介质层，使用第一UV固化工艺将电介质层转化为多孔介电层，以从电介质层除去致孔剂，并将多孔电介质层转化成交联的多孔介电层 使用第二UV固化方法在多孔介电层中产生交联。

公开(公告)号：US07439176B2

公开(公告)日：2008-10-21

申请号：US11379350

申请日：2006-04-19

申请人： Jae-Hwa Park ,  Jang-Hee Lee ,  Dae-Yong Kim ,  Hee-Sook Park

发明人： Jae-Hwa Park ,  Jang-Hee Lee ,  Dae-Yong Kim ,  Hee-Sook Park

IPC分类号： H01L21/44 ,  H01L23/52

CPC分类号： H01L21/823842 ,  H01L21/823828 ,  H01L21/823835

摘要： In one embodiment, a semiconductor device comprises a semiconductor substrate and a doped conductive layer formed over the semiconductor substrate. A diffusion barrier layer is formed over the doped conductive layer. The diffusion barrier layer comprises an amorphous semiconductor material. After forming the diffusion barrier layer, a heat treatment process may be additionally performed thereon. An ohmic contact layer is formed over the diffusion barrier layer. A metal barrier layer is formed over the ohmic contact layer. A metal layer is formed over the metal barrier layer.

摘要翻译： 在一个实施例中，半导体器件包括形成在半导体衬底上的半导体衬底和掺杂导电层。 在掺杂导电层上方形成扩散阻挡层。 扩散阻挡层包括非晶半导体材料。 在形成扩散阻挡层之后，还可以在其上进行热处理工艺。 在扩散阻挡层上形成欧姆接触层。 金属阻挡层形成在欧姆接触层上。 在金属阻挡层上形成金属层。

公开(公告)号：US20080121983A1

公开(公告)日：2008-05-29

申请号：US11606899

申请日：2006-12-01

申请人： Geum-Jung Seong ,  Gil-Heyun Choi ,  Byung-Hee Kim ,  Tae-Ho Cha ,  Hee-Sook Park ,  Jang-Hee Lee

发明人： Geum-Jung Seong ,  Gil-Heyun Choi ,  Byung-Hee Kim ,  Tae-Ho Cha ,  Hee-Sook Park ,  Jang-Hee Lee

IPC分类号： H01L29/792 ,  H01L21/28

CPC分类号： H01L29/792 ,  H01L27/105 ,  H01L27/11568 ,  H01L27/11573 ,  H01L29/40117 ,  H01L29/4234

摘要： A gate of a memory device may include a charge trapping structure having a tunnel oxide layer, a charge storing layer, and a blocking layer on a semiconductor substrate; a conductive pattern on the charge trapping structure, the conductive pattern including metal nitride; an ohmic film on the conductive pattern; and a gate electrode on the ohmic film.

摘要翻译： 存储器件的栅极可以包括在半导体衬底上具有隧道氧化物层，电荷存储层和阻挡层的电荷俘获结构; 电荷捕获结构上的导电图案，导电图案包括金属氮化物; 导电图案上的欧姆膜; 和欧姆膜上的栅电极。

公开(公告)号：US20060223252A1

公开(公告)日：2006-10-05

申请号：US11379350

申请日：2006-04-19

申请人： Jae-Hwa PARK ,  Jang-Hee LEE ,  Dae-Yong KIM ,  Hee-Sook PARK

发明人： Jae-Hwa PARK ,  Jang-Hee LEE ,  Dae-Yong KIM ,  Hee-Sook PARK

IPC分类号： H01L21/8234

CPC分类号： H01L21/823842 ,  H01L21/823828 ,  H01L21/823835

摘要： In one embodiment, a semiconductor device comprises a semiconductor substrate and a doped conductive layer formed over the semiconductor substrate. A diffusion barrier layer is formed over the doped conductive layer. The diffusion barrier layer comprises an amorphous semiconductor material. After forming the diffusion barrier layer, a heat treatment process may be additionally performed thereon. An ohmic contact layer is formed over the diffusion barrier layer. A metal barrier layer is formed over the ohmic contact layer. A metal layer is formed over the metal barrier layer.

摘要翻译： 在一个实施例中，半导体器件包括形成在半导体衬底上的半导体衬底和掺杂导电层。 在掺杂导电层上方形成扩散阻挡层。 扩散阻挡层包括非晶半导体材料。 在形成扩散阻挡层之后，还可以在其上进行热处理工艺。 在扩散阻挡层上形成欧姆接触层。 金属阻挡层形成在欧姆接触层上。 在金属阻挡层上形成金属层。

公开(公告)号：US5927098A

公开(公告)日：1999-07-27

申请号：US986230

申请日：1997-12-05

申请人： Jang-Hee Lee

发明人： Jang-Hee Lee

IPC分类号： A23G9/16 ,  A23G9/12 ,  A23G9/22

CPC分类号： A23G9/12 ,  A23G9/22

摘要： A household ice-cream machine comprises a mixing blade driven and rotated by a motor for mixing material for ice-cream in a cylindrical container. A pair of holding members are disposed to be in contact with an outer surface of the cylindrical container. Each of the pair of holding members is formed in an arch shape. Each of the pair of holding members has projections formed on and bent from one end of each of the pair of holding members. The fastened projections are oppositely disposed and connected to each other by a pair of fastening members. Each of a pair of cooling members is formed in an arch shape and has an evaporating pipe integrally formed therein. Each of the pair of cooling members is disposed to be in contact with an outer surface of each of the pair of holding members.

摘要翻译： 家用冰淇淋机包括由马达驱动和旋转的混合叶片，用于将用于冰淇淋的材料混合在圆柱形容器中。 一对保持构件设置成与圆筒形容器的外表面接触。 一对保持构件中的每一个形成为拱形。 所述一对保持构件中的每一个具有形成在所述一对保持构件的每一个的一端上并且从其弯曲的突起。 紧固的突起相对设置并且通过一对紧固构件彼此连接。 一对冷却构件中的每一个形成为拱形，并且具有一体地形成在其中的蒸发管。 一对冷却构件中的每一个被设置成与一对保持构件的每一个的外表面接触。

公开(公告)号：US20160281225A1

公开(公告)日：2016-09-29

申请号：US14959333

申请日：2015-12-04

申请人： Minjong KIM ,  Jung-soo YOON ,  Jang-Hee LEE ,  Jongwon HONG

发明人： Minjong KIM ,  Jung-soo YOON ,  Jang-Hee LEE ,  Jongwon HONG

IPC分类号： C23C16/455 ,  C23C16/50

CPC分类号： C23C16/455 ,  C23C16/505 ,  H01J37/3244 ,  H01J37/32623 ,  H01J37/32633

摘要： A deposition apparatus includes a chuck in a process chamber, the chuck having a top surface on which a substrate is loaded, a showerhead disposed over the chuck, and a fence extension disposed in the process chamber. Plasma is generated in a space between the showerhead and the loaded substrate during a deposition process. The fence extension at least partially confines the plasma in the space during the deposition process, thereby enabling improved thickness uniformity and reliability of a layer deposited on the loaded substrate during the deposition process.

摘要翻译： 沉积设备包括处理室中的卡盘，卡盘具有其上装载有基底的顶表面，设置在卡盘上方的喷头和设置在处理室中的护栏延伸部。 在沉积过程中，等离子体在喷淋头和装载的基板之间的空间中产生。 栅栏延伸部在沉积工艺期间至少部分地将等离子体限制在空间中，从而能够在沉积工艺期间改善沉积在装载的衬底上的层的厚度均匀性和可靠性。

公开(公告)号：US08426308B2

公开(公告)日：2013-04-23

申请号：US13235717

申请日：2011-09-19

申请人： Kyu-hee Han ,  Sang-hoon Ahn ,  Jang-hee Lee ,  Jong-min Beak ,  Kyoung-hee Kim ,  Byung-Iyul Park ,  Byung-hee Kim

发明人： Kyu-hee Han ,  Sang-hoon Ahn ,  Jang-hee Lee ,  Jong-min Beak ,  Kyoung-hee Kim ,  Byung-Iyul Park ,  Byung-hee Kim

IPC分类号： H01L21/28 ,  H01L21/44 ,  H01L23/528

CPC分类号： H01L23/481 ,  H01L21/76801 ,  H01L21/76825 ,  H01L21/76831 ,  H01L21/76898 ,  H01L2224/0401 ,  H01L2224/0557 ,  H01L2224/13025 ,  H01L2224/131 ,  H01L2224/14181 ,  H01L2224/16146 ,  H01L2924/00014 ,  H01L2224/05552

摘要： A method of forming through silicon vias (TSVs) includes forming a primary via hole in a semiconductor substrate, depositing low-k dielectric material in the primary via hole, forming a secondary via hole by etching the low-k dielectric in the primary via hole, in such a manner that a via insulating layer and an inter metal dielectric layer of the low-k dielectric layer are simultaneously formed. The via insulating layer is formed of the low-k dielectric material on sidewalls and a bottom surface of the substrate which delimit the primary via hole and the inter metal dielectric layer is formed on an upper surface of the substrate. Then a metal layer is formed on the substrate including in the secondary via hole, and the metal layer is selectively removed from an upper surface of the semiconductor substrate.

摘要翻译： 通过硅通孔（TSV）形成的方法包括在半导体衬底中形成初级通孔，在初级通孔中沉积低k介电材料，通过蚀刻主通孔中的低k电介质形成次级通孔 以同时形成低k电介质层的通孔绝缘层和金属间介电层的方式。 通孔绝缘层由侧壁上的低k电介质材料和限定初级通孔的衬底的底表面形成，并且金属介电层形成在衬底的上表面上。 然后在包括在二次通孔中的基板上形成金属层，并且从半导体基板的上表面选择性地去除金属层。

公开(公告)号：US20090191699A1

公开(公告)日：2009-07-30

申请号：US12276562

申请日：2008-11-24

申请人： Eun-ji Jung ,  Dae-yong Kim ,  Gil-heyun Choi ,  Byung-hee Kim ,  Woong-hee Sohn ,  Hyun-su Kim ,  Jang-hee Lee ,  Eun-ok Lee ,  Jeong-gil Lee

发明人： Eun-ji Jung ,  Dae-yong Kim ,  Gil-heyun Choi ,  Byung-hee Kim ,  Woong-hee Sohn ,  Hyun-su Kim ,  Jang-hee Lee ,  Eun-ok Lee ,  Jeong-gil Lee

IPC分类号： H01L21/28

CPC分类号： H01L21/28052 ,  H01L29/66545

摘要： A plurality of spaced-apart conductor structures is formed on a semiconductor substrate, each of the conductor structures including a conductive layer. Insulating spacers are formed on sidewalls of the conductor structures. An interlayer-insulating film that fills gaps between adjacent ones of the insulating spacers is formed. Portions of the interlayer-insulating layer are removed to expose upper surfaces of the conductive layers. Respective epilayers are grown on the respective exposed upper surfaces of the conductive layers and respective metal silicide layers are formed from the respective epilayers.

摘要翻译： 多个间隔开的导体结构形成在半导体衬底上，每个导体结构包括导电层。 绝缘垫片形成在导体结构的侧壁上。 形成填充相邻绝缘间隔件之间的间隙的层间绝缘膜。 去除层间绝缘层的一部分以暴露导电层的上表面。 相应的外延层在导电层的相应暴露的上表面上生长，并且各自的外延层形成各自的金属硅化物层。

公开(公告)号：US20090026618A1

公开(公告)日：2009-01-29

申请号：US12220527

申请日：2008-07-25

申请人： Hyun-Su Kim ,  Daeyong Kim ,  Eun-Ok Lee ,  Byunghee Kim ,  Jang-Hee Lee ,  Eun-Ji Jung ,  Gilheyun Choi

发明人： Hyun-Su Kim ,  Daeyong Kim ,  Eun-Ok Lee ,  Byunghee Kim ,  Jang-Hee Lee ,  Eun-Ji Jung ,  Gilheyun Choi

IPC分类号： H01L21/768 ,  H01L23/48

CPC分类号： H01L21/76868 ,  H01L21/76843 ,  H01L21/76846 ,  H01L21/76871 ,  H01L23/485 ,  H01L27/105 ,  H01L27/10885 ,  H01L27/10888 ,  H01L27/11521 ,  H01L27/11526 ,  H01L27/24 ,  H01L2924/0002 ,  H01L2924/00

摘要： In a method of forming a semiconductor device, and a semiconductor device formed according to the method, an insulating layer is provided on an underlying contact region of the semiconductor device. An opening is formed in the insulating layer to expose the underlying contact region. A seed layer is provided on sidewalls and a bottom of the opening, the seed layer comprising cobalt. A barrier layer of conductive material is provided in a lower portion of the opening, the seed layer being exposed on sidewalls of an upper portion of the opening. A metal layer is provided on the barrier layer in the opening to form an interlayer contact, the metal layer contacting the seed layer at the sidewalls of the upper portion of the opening.

摘要翻译： 在形成半导体器件的方法和根据该方法形成的半导体器件中，在半导体器件的下部接触区域上设置绝缘层。 在绝缘层中形成开口以露出下面的接触区域。 种子层设置在开口的侧壁和底部上，籽晶层包含钴。 导电材料的阻挡层设置在开口的下部，籽晶层暴露在开口上部的侧壁上。 金属层设置在开口中的阻挡层上以形成层间接触，金属层在开口上部的侧壁处与种子层接触。

公开(公告)号：US20080093663A1

公开(公告)日：2008-04-24

申请号：US11882654

申请日：2007-08-03

申请人： Jang-hee Lee ,  Gil-Heyun Choi ,  Byung-hee Kim ,  Tae-Ho Cha ,  Hee-Sook Park ,  Geum-Jung Seong

发明人： Jang-hee Lee ,  Gil-Heyun Choi ,  Byung-hee Kim ,  Tae-Ho Cha ,  Hee-Sook Park ,  Geum-Jung Seong

IPC分类号： H01L21/336 ,  H01L29/792

CPC分类号： H01L27/105 ,  H01L27/11568 ,  H01L27/11573

摘要： A method of forming a memory device includes forming a first insulating pattern and a polysilicon pattern in a peripheral region of a substrate, forming a cell gate insulating pattern including a second insulating pattern, a charge storage pattern, and a third insulating pattern in a cell region of the substrate, forming a barrier metal layer on the polysilicon pattern and on the third insulating pattern, forming a conductive layer on the barrier metal layer, patterning the conductive layer to simultaneously form a first conductive pattern on the polysilicon pattern and a second conductive pattern on the third insulating pattern, and patterning the barrier metal layer to simultaneously form a first barrier metal pattern on the polysilicon pattern and a second barrier metal pattern on the third insulating pattern.

摘要翻译： 形成存储器件的方法包括在衬底的周边区域中形成第一绝缘图案和多晶硅图案，在单元中形成包括第二绝缘图案，电荷存储图案和第三绝缘图案的单元栅极绝缘图案 在所述多晶硅图案和所述第三绝缘图案上形成阻挡金属层，在所述阻挡金属层上形成导电层，图案化所述导电层以同时在所述多晶硅图案上形成第一导电图案，并且将第二导电 图案化所述阻挡金属层，同时在所述多晶硅图案上形成第一阻挡金属图案，以及在所述第三绝缘图案上形成第二阻挡金属图案。