一种改善激光修调多晶硅电阻精度的方法

    公开(公告)号:CN112687558B

    公开(公告)日:2024-06-28

    申请号:CN202011376100.6

    申请日:2020-12-05

    Abstract: 本发明涉及一种改善激光修调多晶硅电阻精度的方法,本发明包括以下步骤:1)将多晶硅电阻设计成矩形,将金属连线设置在矩形多晶硅电阻两侧;2)使用激光将多晶硅电阻金属连线未连接的多晶硅电阻两侧边缘进行修调;3)在多晶硅电阻上进行粗调;4)在多晶硅电阻上进行细调。本发明对多晶硅电阻两侧边缘进行激光修调,可减小低阻区,改善了粗调和精调的激光修调效果,达到对多晶硅电阻的激光精确修调,降低了流片成本。

    一种半导体器件及其制备方法
    2.
    发明公开

    公开(公告)号:CN114695152A

    公开(公告)日:2022-07-01

    申请号:CN202011561555.5

    申请日:2020-12-25

    Abstract: 本发明提供一种半导体器件及其制备方法,提供半导体衬底,半导体衬底上形成有支撑层以及在支撑层内形成有电容柱;在支撑层的上方形成图案化的电极板,图案化的电极板包含完全包围电容柱的连接层,以及位于连接层上方的图案化的覆盖层,连接层的部分区域相对于图案化的覆盖层露出。通过在支撑层的上方形成图案化的电极板,而图案化的电极板包含完全包围电容柱的连接层,以及位于连接层上方的覆盖层,且连接层的部分区域相对于覆盖层露出。本发明实施例在降低了工艺难度的同时,仍然避免半导体器件的电容电极出现弯曲、裂纹或者抬升等现象,且可以应用于小尺寸器件的制备。

    薄层电容结构、薄层电容结构的制造方法及电子设备

    公开(公告)号:CN114388479A

    公开(公告)日:2022-04-22

    申请号:CN202011140791.X

    申请日:2020-10-22

    Abstract: 本申请公开了一种薄层电容结构、薄层电容结构的制造方法及电子设备,该薄层电容结构在上部电极和下部电极之间配置多层电介质膜的电介质层,多层电介质膜中任意相邻两层电介质膜的形成材料不相同,且每层电介质膜是根据该电介质膜具有的消光系数和折射率计算得到的膜厚沉积得到,以使得任意相邻两层电介质膜表面的反射光线相互抵消。对于每层电介质膜的膜厚由该电介质膜的固有属性消光系数和折射率计算得到,而不是每层电介质膜均采用相同膜厚沉积。对于根据消光系数和折射率决定的膜厚形成相应的电介质膜,可使得光线在每层电介质膜表面产生的反射光线相互抵消,由此可将多层电介质膜的反射光线累积降为最低,减小光刻对准失败的几率。

    一种改善激光修调多晶硅电阻精度的方法

    公开(公告)号:CN112687558A

    公开(公告)日:2021-04-20

    申请号:CN202011376100.6

    申请日:2020-12-05

    Abstract: 本发明涉及一种改善激光修调多晶硅电阻精度的方法,本发明包括以下步骤:1)将多晶硅电阻设计成矩形,将金属连线设置在矩形多晶硅电阻两侧;2)使用激光将多晶硅电阻金属连线未连接的多晶硅电阻两侧边缘进行修调;3)在多晶硅电阻上进行粗调;4)在多晶硅电阻上进行细调。本发明对多晶硅电阻两侧边缘进行激光修调,可减小低阻区,改善了粗调和精调的激光修调效果,达到对多晶硅电阻的激光精确修调,降低了流片成本。

    一种整流方法
    5.
    发明公开

    公开(公告)号:CN109065463A

    公开(公告)日:2018-12-21

    申请号:CN201810916518.8

    申请日:2018-08-13

    Inventor: 初宝进 陈攀

    Abstract: 本发明公开了一种整流方法,包括:提供具有稳定的内部应变梯度的材料;给所述具有稳定的内部应变梯度的材料的两端施加外电压,所述具有稳定的内部应变梯度的材料在外电压下保持单向导电。如果材料中存在着应变梯度,可产生由于挠曲电效应导致的介电极化,内部应变梯度可等效于一个内电场:“挠曲电电场”。由于挠曲电效应产生的“挠曲电电场”可以影响材料的导电行为,从而产生与传统的整流器件类似的整流效应。上述具有稳定的内部应变梯度的材料可选择任意满足要求的材料,借助挠曲电效应实现整流的方法,为当前电子工业提供一种颇具实用价值的选择。

    半导体-金属线圈单元和包括其的电装置

    公开(公告)号:CN103189961A

    公开(公告)日:2013-07-03

    申请号:CN201180053297.2

    申请日:2011-11-07

    CPC classification number: H01F41/041 H01F5/02

    Abstract: 公开了线圈单元以在电路中使用。示例性的线圈单元包括具有非导电性的三维(3D)表面的刚性衬底。至少一个半导体材料3D线圈(例如形状为螺旋形)形成在衬底表面上。设置在至少一个半导体材料线圈上的是导电金属3D线圈。导电金属线圈位于与该至少一个半导体材料线圈足够紧密,用于当该线圈对低质量电子导电时,使导电金属线圈在至少一个半导体材料线圈中产生库仑拉力。半导体材料可以是光电导体或具有对低质量电子导电性的其他材料。

    电容器电解质膜及其制备方法
    8.
    发明公开

    公开(公告)号:CN114678283A

    公开(公告)日:2022-06-28

    申请号:CN202011568032.3

    申请日:2020-12-25

    Abstract: 本申请涉及半导体技术领域,具体涉及一种电容器电解质膜的制备方法,包括以下步骤:在电容器下部电极上淀积电解质膜;降低反应室内的压强;对所述电解质膜进行至少一次再处理,所述再处理包括反应前驱体处理和/或氧化处理,所述反应前驱体处理包括:向反应室内供应电解质膜的前驱体,然后进行吹扫。本申请依次对电解质膜进行若干次处理工艺以及远程等离子体处理,解决了电解质膜的厚度不均匀以及改善了电解质膜表面的Zr空位、O空位的问题,提升了电解质膜的击穿电压,进而降低了电容器漏电发生的可能性。

    集成结构、电容器及形成电容器的方法

    公开(公告)号:CN108538817B

    公开(公告)日:2021-10-26

    申请号:CN201810178573.1

    申请日:2018-03-05

    Abstract: 本发明涉及集成结构、电容器及形成电容器的方法。一些实施例包含一种集成结构,其具有半导体基底及所述半导体基底上的绝缘框架。所述绝缘框架具有垂直间隔的第一绝缘材料薄片及所述垂直间隔薄片之间的第二绝缘材料柱。所述第一与第二绝缘材料彼此不同。导电板在所述垂直间隔薄片之间且直接抵靠所述绝缘柱。一些实施例包含电容器,且一些实施例包含形成电容器的方法。

    一种相变存储单元及其制备方法

    公开(公告)号:CN105280814B

    公开(公告)日:2018-06-12

    申请号:CN201510617080.X

    申请日:2015-09-24

    Applicant: 宁波大学

    Abstract: 本发明公开了一种新型相变存储单元及其制备方法,特点是半导体衬底上设置有呈水平分布的多层电极,多层电极的中间从下到上依次嵌设有相变存储薄膜及介质层,多层电极由至少两种不同的导电材料层按顺序上下交替排列形成至少10层界面结构,导电材料为TiN、Ti、Al、W、Ag、Au、Cu、TiW、HfN、WN、TaN或AlN,相变存储薄膜为存储材料Ge‑Sb‑Te体系,介质层采用的材料为Si3N4­或SiO2­,半导体衬底采用的材料为Si、SiC或SOI,多层电极的总厚度为150~500 nm,单层导电材料层的厚度为2‑15nm,优点是有效地降低热量流失,充分提高加热效率,进而降低操作电流,实现低功耗。

Patent Agency Ranking