一种实现功率管安全监控的采样方法及电路

    公开(公告)号:CN115469202A

    公开(公告)日:2022-12-13

    申请号:CN202211000358.5

    申请日:2022-08-20

    IPC分类号: G01R31/26 G01R19/10

    摘要: 本发明涉及一种实现功率管安全监控的采样方法及电路。本发明的方法包括以下步骤:1)采样功率管两端电压VD和VS,将电压转换成电流,直接对功率管两端电流进行比较计算,其中迟滞区间避免了输入信号在门限值附近变化而引起误翻转;2)根据影响信号失真的具体因素,步骤1)的输出结果经可编程时间的处理,可以去毛刺,防止因延时或噪声引起的误操作;3)通过处理过的高精度输出结果PG,监控功率管工作状态。本发明利用电流模式的采样计算电路,直接对功率管两端电流进行比较计算,对输出结果进行可控的内部处理后去控制功率管工作状态,省去开关管及大量电阻的使用,节省面积成本,可控的输出结果处理电路去毛刺,防抖动,防止误触发。

    一种高增益精调型DAC版图结构设计方法

    公开(公告)号:CN112632897A

    公开(公告)日:2021-04-09

    申请号:CN202011542941.X

    申请日:2020-12-24

    IPC分类号: G06F30/392 G06F30/398

    摘要: 本发明涉及一种高增益精调型DAC版图结构设计方法。本发明的方法包括以下步骤:1)将256个电阻分别与256个MOS管平行串联,即一个电阻串接一个MOS管;2)将256个电阻,按16行和16列进行排布,每行16个电阻,每行16个电阻之间依次串联,16行电阻构成16组行阵列电阻,每列16个电阻,每列16个电阻之间平行设置,16列电阻构成16组列阵列电阻R_array;3)将16个行阵列电阻按照S蛇形连接。本发明可大大提高匹配精度,阵列排布可降低布局难度,减少复杂绕线精简线网,可约束版图面积,提高DAC积分非线性性能。

    一种关态负载断路检测电路

    公开(公告)号:CN111157877A

    公开(公告)日:2020-05-15

    申请号:CN201911422481.4

    申请日:2019-12-31

    IPC分类号: G01R31/28 G01R31/54

    摘要: 本发明公开了一种关态负载断路检测电路,包括开关模块、负载通断判断模块和控制模块,其中,开关模块连接至待测负载电路,为待测负载电路提供电流;负载通断判断模块连接至待测负载电路,用于接收来自待测负载电路的负载电压并根据负载电压生成电压判断信号;控制模块连接至负载通断判断模块和开关模块,用于根据电压判断信号判断待测负载电路是否断路,并且在待测负载电路断路时控制开关模块持续处于关断状态。本发明的关态负载断路检测电路能够在功率管关断的情况下识别负载电路是否断路,并在负载电路断路时控制功率管保持断开,以防止对芯片电路造成损伤。

    一种开态负载开路检测电路和方法

    公开(公告)号:CN111157875A

    公开(公告)日:2020-05-15

    申请号:CN201911415799.X

    申请日:2019-12-31

    IPC分类号: G01R31/28 G01R31/54

    摘要: 本发明公开了一种开态负载开路检测电路和方法,所述电路包括第一电压线性转换模块、第二电压线性转换模块、控制模块和开关模块,其中,第一电压线性转换模块连接第一电源电压的输入端,用于将第一电源电压线性转换为第一低压信号;第二电压线性转换模块连接负载电压的输入端,用于将负载电压线性转换为第二低压信号;控制模块用于比较第一低压信号与第二低压信号,并根据比较结果判断待测负载电路的通断;开关模块为待测负载电路提供电流。该开态负载开路检测电路和方法能够实现开态负载开路的检测,在待测负载电路发生开路时能及时关闭功率管,避免给芯片带来损伤。

    栅体耦合协同触发防闩锁低噪声ESD静电防护电路

    公开(公告)号:CN117937405A

    公开(公告)日:2024-04-26

    申请号:CN202311743017.1

    申请日:2023-12-18

    IPC分类号: H02H9/04 H02H1/00

    摘要: 本发明属于集成电路领域,涉及一种栅体耦合协同触发防闩锁低噪声ESD静电防护电路,包括VCC电源轨、GND轨、ESD脉冲检测电路、ESD泄放电路以及ESD辅助触发电路;VCC电源轨通过ESD脉冲检测电路接入GND轨;VCC电源轨通过ESD泄放电路接入GND轨;VCC电源轨通过ESD脉冲检测电路分别接入ESD泄放电路以及ESD辅助触发电路;VCC电源轨接入ESD辅助触发电路;ESD泄放电路接入ESD辅助触发电路。本发明提供了一种能有效避免闩锁的发生、提高防护能力以及能大幅度减少防护电路面积的栅体耦合协同触发防闩锁低噪声ESD静电防护电路。

    一种电流检测电路及方法

    公开(公告)号:CN112763785A

    公开(公告)日:2021-05-07

    申请号:CN202011542846.X

    申请日:2020-12-24

    IPC分类号: G01R19/00

    摘要: 本发明涉及一种电流检测电路及方法。本发明的电路电流检测电路包括比较器、逻辑控制电路和功率管,比较器通过逻辑控制电路接功率管的栅极,电流检测电路封装内在同一引脚处设置一组键合指,一组键合指包括通过引线连接的两个键合指,其中一个键合指直接连接至引脚,两个键合指之间的引线产生的电阻为引线寄生电阻,功率管的源端分别接比较器和引线寄生电阻,引线寄生电阻接比较器。本发明无需外围器件即可实现电流检测功能,节约电路板面积,降低电路板成本。

    一种高精度自动调零带系基准电路及方法

    公开(公告)号:CN112731997A

    公开(公告)日:2021-04-30

    申请号:CN202011393375.0

    申请日:2020-12-05

    IPC分类号: G05F1/46

    摘要: 本发明涉及一种高精度自动调零带系基准电路及方法。本发明包括双差分输入运放A1和偏置管P1,双差分输入运放A1的输入端包括4个输入端口,为两对正输入端和负输入端,双差分输入运放A1的输出端接偏置管P1,基准电路还包括5个放大开关S1、4个调零开关S2和两个接地存储电容。本发明在带系基准电路中引入自动调零功能,具有减小运放失调电压,改善带系基准的输出电压精度的优点。

    一种芯片端口的抗雷击检测方法

    公开(公告)号:CN111103527A

    公开(公告)日:2020-05-05

    申请号:CN201911414685.3

    申请日:2019-12-31

    IPC分类号: G01R31/28 G01R31/12

    摘要: 本发明公开了一种芯片端口的抗雷击检测方法,包括:分别获取待测芯片端口相对于电源端、接地端及剩余芯片端口的电流电压曲线;对待测芯片端口进行雷电间接效应试验;在雷电间接效应试验后,再次获取待测芯片端口相对于电源端、接地端及剩余芯片端口的电流电压曲线;对待测芯片的性能和功能进行测试,获得雷电间接效应试验后待测芯片的性能参数和功能参数;对雷电间接效应试验前后的电流电压曲线进行对比,获得曲线对比结果;根据性能参数、功能参数和曲线对比结果判断待测芯片端口是否合格。本发明的芯片端口的抗雷击检测方法能够在芯片经受雷电间接效应试验后且芯片功能和性能测试合格的情况下,检测芯片端口的隐性损伤。

    一种芯片端口的抗雷击检测方法

    公开(公告)号:CN111103527B

    公开(公告)日:2022-05-10

    申请号:CN201911414685.3

    申请日:2019-12-31

    IPC分类号: G01R31/28 G01R31/12

    摘要: 本发明公开了一种芯片端口的抗雷击检测方法,包括:分别获取待测芯片端口相对于电源端、接地端及剩余芯片端口的电流电压曲线;对待测芯片端口进行雷电间接效应试验;在雷电间接效应试验后,再次获取待测芯片端口相对于电源端、接地端及剩余芯片端口的电流电压曲线;对待测芯片的性能和功能进行测试,获得雷电间接效应试验后待测芯片的性能参数和功能参数;对雷电间接效应试验前后的电流电压曲线进行对比,获得曲线对比结果;根据性能参数、功能参数和曲线对比结果判断待测芯片端口是否合格。本发明的芯片端口的抗雷击检测方法能够在芯片经受雷电间接效应试验后且芯片功能和性能测试合格的情况下,检测芯片端口的隐性损伤。

    一种关态负载断路检测电路

    公开(公告)号:CN111157877B

    公开(公告)日:2022-04-15

    申请号:CN201911422481.4

    申请日:2019-12-31

    IPC分类号: G01R31/28 G01R31/54

    摘要: 本发明公开了一种关态负载断路检测电路,包括开关模块、负载通断判断模块和控制模块,其中,开关模块连接至待测负载电路,为待测负载电路提供电流;负载通断判断模块连接至待测负载电路,用于接收来自待测负载电路的负载电压并根据负载电压生成电压判断信号;控制模块连接至负载通断判断模块和开关模块,用于根据电压判断信号判断待测负载电路是否断路,并且在待测负载电路断路时控制开关模块持续处于关断状态。本发明的关态负载断路检测电路能够在功率管关断的情况下识别负载电路是否断路,并在负载电路断路时控制功率管保持断开,以防止对芯片电路造成损伤。