公开(公告)号：CN106558573A

公开(公告)日：2017-04-05

申请号：CN201610635402.8

申请日：2016-08-04

Applicant: 联发科技股份有限公司

Inventor： 郭哲宏 ,  周哲雅

IPC: H01L25/04 ,  H01L23/488 ,  H01L21/50

CPC classification number: H01L25/105 ,  H01L21/568 ,  H01L21/6835 ,  H01L23/3128 ,  H01L23/49816 ,  H01L23/5383 ,  H01L23/5384 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/20 ,  H01L25/0657 ,  H01L2221/68345 ,  H01L2221/68359 ,  H01L2221/68372 ,  H01L2224/04042 ,  H01L2224/04105 ,  H01L2224/12105 ,  H01L2224/19 ,  H01L2224/32145 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/73267 ,  H01L2224/92244 ,  H01L2225/0651 ,  H01L2225/06568 ,  H01L2225/1035 ,  H01L2225/1041 ,  H01L2225/1058 ,  H01L2924/14 ,  H01L2924/1421 ,  H01L2924/1431 ,  H01L2924/1432 ,  H01L2924/14335 ,  H01L2924/1434 ,  H01L2924/1436 ,  H01L2924/15311 ,  H01L2924/3511 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2224/83005 ,  H01L25/04 ,  H01L21/50 ,  H01L23/488 ,  H01L2225/04

Abstract: 本发明提供了一种半导体封装结构。该半导体封装结构包括第一半导体晶片，具有第一活性表面和第一非活性表面；第二半导体晶片，具有第二活性表面和第二非活性表面，其中，所述第二半导体晶片堆叠在所述第一半导体晶片上，以及，所述第一非活性表面面向所述第二非活性表面；第一重布线层结构，其中，所述第一活性表面面向所述第一重布线层结构；以及第二重布线层结构，其中，所述第二活性表面面向所述第二重布线层结构。相应地，本发明还提供了一种用于形成半导体封装结构的方法。采用本发明，半导体装结构包括以背靠背方式堆叠的两个半导体晶片，可以减少封装尺寸。

公开(公告)号：CN104538435A

公开(公告)日：2015-04-22

申请号：CN201410842152.6

申请日：2014-12-30

Applicant: 华天科技(西安)有限公司

Inventor： 杨欢 ,  贾飞 ,  张园

IPC: H01L29/06 ,  H01L25/04

CPC classification number: H01L2224/32145 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2924/10158 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L29/0603 ,  H01L25/04 ,  H01L29/0657 ,  H01L2225/04

Abstract: 本发明公开了一种芯片背面开槽的多层封装结构，其特征在于，所述封装结构主要由键合线、子芯片、母芯片、载体、塑封体组成，所述母芯片配置于载体的上表面，键合线连接母芯片和载体，子芯片配置于母芯片的上表面，键合线连接子芯片和载体，塑封体包围键合线、子芯片、母芯片和载体的上表面，所述子芯片背面四周有开槽。所述封装结构封装过程中不需要加硅材垫块，缩短封装流程，提高封装效率及成品率。

公开(公告)号：CN107808876A

公开(公告)日：2018-03-16

申请号：CN201610696171.1

申请日：2016-08-19

Applicant: 上海丽恒光微电子科技有限公司

Inventor： 刘孟彬 ,  毛剑宏

IPC: H01L25/04 ,  H01L23/488 ,  H01L21/60

CPC classification number: H01L2224/16145 ,  H01L25/04 ,  H01L23/488 ,  H01L24/81 ,  H01L2224/811 ,  H01L2225/04

Abstract: 本发明揭示了一种芯片封装结构，包括：第一芯片，所述第一芯片具有第一器件区域以及焊接区域，所述第一器件区域的一面具有第一器件，所述焊接区域的一面具有第一焊垫，所述第一焊垫与第一器件电连接；第二芯片，所述第二芯片具有第二器件区域以及通孔区域，所述第二器件区域的第一面具有第二器件，所述通孔区域内具有导通所述第一面和第二面的通孔结构，所述通孔结构与第二器件电连接；第一导电焊接部，分别连接所述第一焊垫和通孔结构。本发明还提供一种芯片晶圆级封装方法。本发明的芯片封装结构及芯片晶圆级封装方法可以减小器件的横向尺寸，实现了晶圆级封装，提高了器件的性能，降低了成本。

公开(公告)号：CN105742276A

公开(公告)日：2016-07-06

申请号：CN201610206450.5

申请日：2016-04-01

Applicant: 中国电子科技集团公司第三十八研究所

Inventor： 王波 ,  马强 ,  陈兴国 ,  王光池 ,  唐亮 ,  赵以贵

IPC: H01L25/04 ,  H01L23/13 ,  H01L23/498 ,  H01L21/98 ,  H01L21/48 ,  H01L21/50

CPC classification number: H01L2224/32145 ,  H01L2224/48091 ,  H01L2224/73265 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2924/00014 ,  H01L25/04 ,  H01L21/48 ,  H01L21/50 ,  H01L23/13 ,  H01L23/49816 ,  H01L25/50 ,  H01L2225/04

Abstract: 本发明涉及一种通过芯片倒装、芯片堆叠和柔性折叠三种主要的封装方法，将一组应用于T/R组件的电源调制芯片组及其无源器件(电阻和电容等)进行高密度三维集成的系统级封装设计。在本发明中，刚挠性封装基板是主要的封装载体。在刚性基板表面，通过对芯片采用倒装焊和金丝键合的方法进行芯片三维堆叠，并塑封。利用刚挠基板可弯曲的特性，将封装体折叠，并在刚性基板下表面进行BGA阵列植球。最终获得了一种用于T/R组件的高密度集成的电源调制模块。本发明有助于实现多通道T/R组件的小型化。

公开(公告)号：CN104823290A

公开(公告)日：2015-08-05

申请号：CN201380063086.6

申请日：2013-11-29

Applicant: 西铁城控股株式会社 ,  西铁城电子株式会社

Inventor： 外川正人

IPC: H01L33/60 ,  H01L33/50 ,  H01L33/62

CPC classification number: F21K9/20 ,  F21K9/60 ,  F21V7/00 ,  F21Y2103/10 ,  F21Y2105/10 ,  F21Y2105/12 ,  F21Y2115/10 ,  H01L25/0753 ,  H01L33/46 ,  H01L33/505 ,  H01L33/56 ,  H01L33/58 ,  H01L2924/0002 ,  H01L2924/00 ,  H01L33/50 ,  H01L33/60 ,  H01L33/62 ,  H01L2225/04

Abstract: 本发明提供一种即使CSP化了的LED装置以接近的状态载置，也以单体的LED装置的发光色进行发光且明亮的LED模块。LED模块具有：具有由透光面构成的侧面的第1LED装置；和具有由遮光面构成的侧面的第2LED装置，以第1LED装置的透光面和第2LED装置的遮光面相对的方式，第1LED装置与第2LED装置相邻地被载置在模块基板上。

公开(公告)号：CN104282802A

公开(公告)日：2015-01-14

申请号：CN201310449370.9

申请日：2013-09-27

Applicant: 成都旭双太阳能科技有限公司

Inventor： 邢丽芬 ,  李兆廷 ,  何珊 ,  王亮 ,  李岩

IPC: H01L31/18 ,  H01L31/042 ,  H01L31/05 ,  H01L25/04 ,  H01L21/82 ,  H01M14/00 ,  H01L27/30

CPC classification number: Y02E10/50 ,  Y02P70/521 ,  H01L31/18 ,  H01L25/042 ,  H01L31/042 ,  H01L31/0504 ,  H01L31/0508 ,  H01L2225/04

Abstract: 一种多子电池串联的太阳能电池模组及其制备方法，解决了子电池数量有限且串联所得到的输出电压有限的技术问题，采用的技术方案是：所述方法是在太阳能电池模组制备工艺基础上实现的，所述方法步骤中包括在基板玻璃上沉积导电薄膜层并划刻、沉积光伏吸收层并划刻、沉积背电极层并划刻形成串联子电池模组，所述导电薄膜层的刻划方式是：刻划线沿基板玻璃的横向方位及纵向方位交叉切割，经切割后的导电薄膜层借助横向沟槽及纵向沟槽形成依次排列的独立导电模块，且相邻两排端头的独立导电模块首尾相接、形成“蛇形”排列的前电极导电条；所述光伏吸收层及背电极层的刻划分别根据前电极导电条的形状进行划刻、形成“蛇形”串联的子电池模组。