FPGA块具有混合协议引擎的测试器

    公开(公告)号:CN105144114A

    公开(公告)日:2015-12-09

    申请号:CN201380072144.1

    申请日:2013-02-28

    IPC分类号: G06F11/22 G01R31/3177

    CPC分类号: G01R31/2834 G01R31/318307

    摘要: 提出了能够对半导体器件执行高速测试的自动测试设备。该自动测试设备包括用于控制测试程序的系统控制器,其中该系统控制器被耦合至总线。测试器系统还包括也被耦合至总线的多个模块,其中每个模块可操作来测试多个DUT。每个模块包括耦合至总线的测试器处理器和通信地耦合至测试器处理器的多个可配置块。每个可配置块可操作来与相关联的DUT进行通信,并且还可操作来被编程有用于向相关联的被测器件传输测试数据和从相关联的被测器件传输测试数据的通信协议。

    测试图形生成装置、测试程序生成装置、生成方法及测试装置

    公开(公告)号:CN103135049B

    公开(公告)日:2015-08-26

    申请号:CN201210495123.8

    申请日:2012-11-28

    发明人: 丰田拓也

    IPC分类号: G01R31/3183

    摘要: 本发明提供一种测试图形生成装置,用于生成与具有多个管脚的被测器件之间进行通信的测试图形,其包括:图元生成部,用于基于用户的指示,生成在基本周期中表示在各个多个管脚之间进行通信的信号图形的周期图元;器件周期生成部,用于基于用户的指示,排列多个周期图元,生成表示多个基本周期内的信号图形的器件周期;序列生成部,用于基于用户的指示,排列多个器件周期,生成提供给被测器件的测试图形的序列。该装置使并不详细了解测试装置的硬件规格和测试装置用的程序语言的用户也能容易地生成测试图形。

    无关位提取方法
    3.
    发明授权

    公开(公告)号:CN101828122B

    公开(公告)日:2012-12-26

    申请号:CN200880112187.7

    申请日:2008-10-16

    申请人: 株式会社LPTEX

    IPC分类号: G01R31/3183 G01R31/28

    摘要: 本发明提供一种能够在保证因依次施加于组合电路的输入线的第一输入向量、第二输入向量而被敏化的组合电路内的路径的前提下,从第一输入向量、第二输入向量提取无关位的无关位提取方法及无关位提取程序。所述无关位提取方法是从第一输入向量(V1)、第二输入向量(V2)提取第一无关位(X1)、第二无关位(X2)的无关位提取方法,所述第一输入向量(V1)、第二输入向量(V2)由0和1的逻辑值位的组合构成,并被依次施加于进行了扫描设计的时序电路内的组合电路或单独的组合电路(10)的输入线,所述无关位提取方法具有提取工序,该提取工序在保证因第一输入向量(V1)、第二输入向量(V2)的施加而被敏化的组合电路(10)内的一部分或者全部路径(Pi)的敏化的前提下,从第一输入向量(V1)、第二输入向量(V2)提取第一无关位(X1)、第二无关位(X2)。

    测试装置以及测试方法
    4.
    发明授权

    公开(公告)号:CN101231325B

    公开(公告)日:2011-08-31

    申请号:CN200810006859.8

    申请日:2004-03-24

    发明人: 市吉清司

    IPC分类号: G01R31/28

    摘要: 一种测试装置(10),具备有数个测试模组(150a~g)、数个分站控制装置(130)以及连接设定装置(140)。其中数个测试模组(150a~g)与数个受测元件(100)的任何一个连接,并供给测试信号给受测元件(100)。分站控制装置(130)控制数个测试模组(150a~g),且分别并行测试数个受测元件(100)。连接设定装置(140)以数个分站控制装置(130)分别连接于各个受测元件(100)的方式,设定数个分站控制装置(130)与数个测试模组(150a~g)的连接形式。

    用于将逻辑集成电路的逻辑功能测试数据映射为物理表述的集成电路测试软件系统

    公开(公告)号:CN1342318A

    公开(公告)日:2002-03-27

    申请号:CN99815607.8

    申请日:1999-11-12

    IPC分类号: G11C29/00 G01R31/28

    CPC分类号: G01R31/318307 G01R31/2834

    摘要: 本发明总的来说,通过将经过模拟模型的数字逻辑芯片所具有的功能测试数据进行转换,利用如前所述的功能确定和显示与网络名相对应的X、Y坐标。这个模拟模型可以识别芯片的一个或多个缺陷网络。依据如前所述类型的数据库对缺陷网络进行处理,得到这些网络的X、Y坐标数据,允许将这些坐标在芯片布局上以物理轨迹的形式被记录下来。在典型的实施例中,通过获取功能测试器的输出,并将故障扫描链列表(124)转换(126)为可疑的网络列表节点(129)来实现这种映射。然后识别可疑的网络列表节点的X、Y坐标并将其存储在数据库中,给出了故障分析并向增长产量的工程师提供了起始点,起始点用于进行故障分析和迅速判断行中检测数据是否可以解释已知故障。然后,这些节点从电路设计交互映射到设计中复合光掩模层的每一层芯片布局中。详细的故障数据被收集并作为综合程序的一部分存储到晶片层而不是作为一项所需的基本程序存储到封装层。因此可以用完全自动的方式得到大量高质量的数据,而不是相反的以极度费力的方式得到相对较少的相对低质量的数据。

    使用多条处理路径进行器件测试的方法和装置

    公开(公告)号:CN105190334B

    公开(公告)日:2018-07-10

    申请号:CN201480014023.6

    申请日:2014-01-10

    申请人: 泰拉丁公司

    IPC分类号: G01R31/28

    摘要: 根据一些方面,本发明提供了一种操作自动测试系统的方法,所述自动测试系统包括多条路径并且用测试模式编程。一种这样的方法包括用具有多条路径的电路执行所述测试模式中的向量,所述执行包括:当处理时,在所述多条路径中的第一条路径中,向量的所述操作部分指定操作,在所述测试模式中所述向量的执行流程中,所述操作能够生成分支到所述测试模式中的非顺序位置,从而从所述非顺序位置发起对所述多条路径中的第二条路径中所述测试模式的处理。一些方面包括用于执行指令的系统,所述系统包括多条构成控制电路的路径,用于从所述多条路径中的可用路径内的存储器的后续位置发起对操作部分的处理。

    用于支持协议无关器件测试系统中协议重新配置的基于云的基础设施

    公开(公告)号:CN105378493A

    公开(公告)日:2016-03-02

    申请号:CN201380075598.4

    申请日:2013-02-28

    IPC分类号: G01R31/3183

    CPC分类号: G01R31/318307

    摘要: 提供了一种用于使用自动测试设备(ATE)执行测试的方法。该方法包括:使用图形用户界面(GUI)获取用于编程可编程测试仪模块的协议选择。该方法还包括:通过网络从远程计算机访问与协议相关联的配置文件。随后,该方法包括:利用应用于至少一个被测器件(DUT)的使用该配置文件的通信协议来配置可编程测试仪模块。最后,该方法包括:向可编程测试仪模块发送用于执行程序流程的指令,其中程序流程包括用于测试至少一个DUT的测试序列;以及从可编程测试仪模块接收这些测试的结果。