-
公开(公告)号：CN106168862B
公开(公告)日：2019-06-25
申请号：CN201510454142.X
申请日：2015-07-29
申请人： 南茂科技股份有限公司 , 百慕达南茂科技股份有限公司
发明人： 赖奎佑
摘要： 本发明揭露了一种导线图案形成方法，包含下列步骤：涂布液态的胶层于基板的导线图案预定位置上；布设多个导电粒子于液态的胶层上；对液态的胶层进行固化工艺，使其由液态转变成半固态并进一步转变成固态，以于导线图案预定位置上形成导线图案。上述的导线图案形成方法可用于制作指纹感测电路板。
-
公开(公告)号：CN107145815A
公开(公告)日：2017-09-08
申请号：CN201610288695.7
申请日：2016-05-04
申请人： 南茂科技股份有限公司 , 百慕达南茂科技股份有限公司
IPC分类号： G06K9/00
摘要： 本发明提供一种指纹辨识封装结构及其制作方法。指纹辨识封装结构包括线路载板、指纹辨识芯片、胶膜、保护层以及封装胶体。指纹辨识芯片电性连接于线路载板。胶膜配置于指纹辨识芯片的主动表面上，其中指纹辨识芯片位于胶膜与线路载板之间。保护层配置于胶膜，其中胶膜位于指纹辨识芯片与保护层之间。封装胶体配置于线路载板上，其中封装胶体包覆指纹辨识芯片、胶膜以及保护层，且封装胶体暴露出该保护层的表面。另提出一种指纹辨识封装结构的制作方法。本发明能制作得到具有良好的感测灵敏度的指纹辨识封装结构。
-
公开(公告)号：CN106206479A
公开(公告)日：2016-12-07
申请号：CN201510336607.1
申请日：2015-06-17
申请人： 南茂科技股份有限公司 , 百慕达南茂科技股份有限公司
发明人： 吴自胜
IPC分类号： H01L23/31 , H01L23/495
CPC分类号： H01L2224/16245 , H01L2224/48091 , H01L2224/49175 , H01L2224/73265 , H01L2924/00014
摘要： 本发明提供一种四方扁平无引脚封装结构与导线架结构，其中四方扁平无引脚封装结构，其包括导线架、介电膜、晶片、多条焊线以及封装胶体。导线架包括多个引脚。介电膜配置于导线架上。介电膜具有多个开孔。各开孔分别位于各对应的引脚上方。晶片配置于介电膜上。各焊线分别连接于晶片与对应开孔所暴露出的引脚之间。封装胶体包覆导线架、介电膜、晶片以及焊线。本发明另提供一种四方扁平无引脚的导线架结构。本发明提供的四方扁平无引脚封装结构可简化处理复杂度以及提高良率。
-
公开(公告)号：CN105280577A
公开(公告)日：2016-01-27
申请号：CN201410403960.2
申请日：2014-08-15
申请人： 南茂科技股份有限公司 , 百慕达南茂科技股份有限公司
IPC分类号： H01L23/31 , H01L23/498 , H01L21/50 , H01L21/56 , G06K9/00
CPC分类号： H01L24/81 , G06K9/00013 , H01L21/563 , H01L23/4985 , H01L24/16 , H01L24/17 , H01L24/32 , H01L24/73 , H01L24/83 , H01L24/92 , H01L2224/16225 , H01L2224/16227 , H01L2224/32225 , H01L2224/73204 , H01L2224/81203 , H01L2224/81205 , H01L2224/81207 , H01L2224/83851 , H01L2224/92125 , H01L2924/00014 , H01L2924/07025 , H01L2924/07802 , H01L2924/0781 , H01L2924/1579 , H01L2924/00 , H01L2224/13099
摘要： 本发明提供一种芯片封装结构以及芯片封装结构的制作方法，该芯片封装结构包括可挠性基材、图案化线路层、指纹感测芯片、多个凸块、图案化介电层及填充胶层。图案化线路层设置于可挠性基材上并包括指纹感测线路以及多个接点。指纹感测芯片设置于可挠性基材上并电性连接指纹感测线路。指纹感测芯片包括有源表面、背面及多个设置于有源表面的焊垫。凸块设置于指纹感测芯片与图案化线路层之间，以分别电性连接焊垫与接点。图案化介电层包括相对的第一表面及第二表面。图案化介电层以第一表面至少覆盖指纹感测线路。第二表面具有指纹感应区。填充胶层填充于可挠性基材与指纹感测芯片之间并包覆凸块。
-
公开(公告)号：CN102074537B
公开(公告)日：2013-02-13
申请号：CN201010547855.8
申请日：2008-05-15
申请人： 南茂科技股份有限公司 , 百慕达南茂科技股份有限公司
IPC分类号： H01L23/488 , H01L23/495 , H01L25/065
CPC分类号： H01L2224/4824 , H01L2924/15311 , H01L2924/3011 , H01L2924/00
摘要： 本发明是提供一种芯片封装单元，适以与另一相同结构的芯片封装单元进行电性堆迭。该芯片封装单元包含一芯片及二导电结构。各该导电结构是通过一第一端部区域，以一第一表面与一主动面电性连接，并沿该芯片的其中一端面弯折。该芯片封装单元的一第二端部区域，适可通过一第一表面，与该另一芯片封装单元的相对应导电结构的一第二表面呈电性连接。
-
公开(公告)号：CN101740552B
公开(公告)日：2012-05-23
申请号：CN200810181585.6
申请日：2008-11-25
申请人： 南茂科技股份有限公司 , 百慕达南茂科技股份有限公司
发明人： 周世文
IPC分类号： H01L25/00 , H01L25/18 , H01L25/065 , H01L23/488 , H01L21/60
CPC分类号： H01L2224/45144 , H01L2224/48091 , H01L2224/48227 , H01L2224/4824 , H01L2924/01079 , H01L2924/10253 , H01L2924/15311 , H01L2924/00014 , H01L2924/00
摘要： 一种多芯片封装结构，其包括一承载器、一第一芯片、一中继线路基板、多条第一焊线、多条第二焊线、一第二芯片、多条第三焊线及一粘着层。第一芯片配置于承载器上。中继线路基板配置于第一芯片上。第一焊线电性连接第一芯片与中继线路基板之间。第二焊线电性连接于中继线路基板与承载器之间。第二芯片配置于承载器上，并与第一芯片相堆叠。第三焊线电性连接于第二芯片与承载器之间。粘着层粘着于第一芯片与第二芯片之间。此外，一种多芯片封装结构的制造方法亦被提出。
-
公开(公告)号：CN101625987B
公开(公告)日：2012-02-29
申请号：CN200810214684.X
申请日：2008-08-29
申请人： 南茂科技股份有限公司 , 百慕达南茂科技股份有限公司
IPC分类号： H01L21/60 , H01L21/56 , H01L23/488 , H01L23/31 , H01L25/00
CPC分类号： H01L2224/48091 , H01L2224/73204 , H01L2224/73265 , H01L2924/01005 , H01L2924/00014
摘要： 本发明揭示一种可靠度获得提升的芯片封装结构制程。首先，提供一具有多个第一焊垫的第一基板及一具有多个第二焊垫的第二基板，并在第一基板的这些第一焊垫上形成多个凸块。在第一基板或在第二基板上形成一第一二阶粘着层并将其B阶化以形成一第一B阶粘着层。在第一B阶粘着层上形成一第二二阶粘着层并将其B阶化以形成一第二B阶粘着层。接着，透过第一B阶粘着层与第二B阶粘着层结合第一基板与第二基板，以使得各第一焊垫分别透过其中一凸块与对应的第二焊垫电性连接。
-
公开(公告)号：CN101625986B
公开(公告)日：2012-02-22
申请号：CN200810214683.5
申请日：2008-08-29
申请人： 南茂科技股份有限公司 , 百慕达南茂科技股份有限公司
IPC分类号： H01L21/60 , H01L21/56 , H01L23/488 , H01L23/31 , H01L25/00
CPC分类号： H01L24/73 , H01L2224/16145 , H01L2224/32225 , H01L2224/48227 , H01L2224/73204 , H01L2224/73265 , H01L2924/01005 , H01L2924/01029 , H01L2924/01078 , H01L2924/14 , H01L2924/351 , H01L2924/00012 , H01L2924/00
摘要： 本发明揭示一种可靠度获得提升的芯片封装结构制程。首先，提供一具有多个第一焊垫的第一基板及一具有多个第二焊垫的第二基板，并在第一基板的这些第一焊垫上形成多个凸块。在第一基板上形成一第一二阶粘着层并将其B阶化以形成一第一B阶粘着层。在第二基板上形成一第二二阶粘着层，并将其B阶化以形成一第二B阶粘着层。接着，透过第一B阶粘着层与第二B阶粘着层结合第一基板与第二基板，以使得各第一焊垫分别透过其中一凸块与对应的第二焊垫电性连接。
-
公开(公告)号：CN101764073B
公开(公告)日：2012-01-04
申请号：CN200910004086.4
申请日：2009-02-09
申请人： 南茂科技股份有限公司 , 百慕达南茂科技股份有限公司
IPC分类号： H01L21/60 , H01L21/78 , H01L23/488 , H01L25/00
CPC分类号： H01L2224/48091 , H01L2924/01005 , H01L2924/01006 , H01L2924/01079 , H01L2924/014 , H01L2924/3025 , H01L2924/00014 , H01L2924/00
摘要： 本发明揭示一种四方扁平无引脚封装制程。首先，提供一图案化导电层及位于图案化导电层上的一图案化焊罩层。在图案化焊罩层上配置多个芯片，以使图案化焊罩层位于芯片及图案化导电层之间。透过多条焊线将芯片电性连接于图案化导电层，其中芯片及焊线位于图案化导电层的同一侧。形成至少一封装胶体以包覆图案化导电层、图案化焊罩层、芯片及导线。接着，分割封装胶体、图案化导电层及图案化焊罩层。
-
公开(公告)号：CN101483169B
公开(公告)日：2011-12-28
申请号：CN200810001255.4
申请日：2008-01-08
申请人： 南茂科技股份有限公司 , 百慕达南茂科技股份有限公司
IPC分类号： H01L23/498 , H01L25/00 , H01L23/488
摘要： 本发明是关于一种用于封装芯片的承载带及其芯片封装结构。其中，沿承载带的宽度方向上，且于该承载带长度方向上二侧边缘区域的定位孔之间，设置有多个封装单元，用以供芯片接合。借此，可充分使用承载带可利用面积，节省该承载带成本，且有利于各制程中对多个芯片同时进行封装步骤，以节省生产时间及提升产量。
-
-
-
-
-
-
-
-
-
搜索结果
908 条记录 (耗时 0.055 秒)
