公开(公告)号：CN110867201B

公开(公告)日：2022-03-25

申请号：CN201810983708.1

申请日：2018-08-27

Applicant: 龙芯中科技术股份有限公司

Inventor： 丁健平 ,  王丽娜 ,  钟石强

IPC: G11C11/413

Abstract: 本发明实施例提供了一种存储单元及多端口静态随机存储器，涉及半导体技术领域。本发明实施例通过在存储单元设置存储电路和多个写入电路，存储电路包括第一存储模块、第二存储模块和控制模块，控制模块与电源电压端、接地端和第二存储模块连接，每个写入电路均包括写入模块和下拉模块，写入模块分别与字线、位线和第一存储模块的输入端连接，下拉模块分别与字线、接地端和控制模块连接。通过去除多个写入电路中的反相器和反位线BLB，当写入操作发生时，不会因反位线BLB上的信号翻转产生额外的功耗，降低写入操作导致的功耗；当在字线输入的信号有效时，断开第二存储模块的输出端到接地端之间的通路，增加写入操作的可靠性，降低写入难度。

公开(公告)号：CN119339761A

公开(公告)日：2025-01-21

申请号：CN202310884004.X

申请日：2023-07-18

Applicant: 龙芯中科技术股份有限公司

Inventor： 王丽娜 ,  丁健平

IPC: G11C11/419 ,  G11C11/418 ,  G11C7/12 ,  G11C7/10 ,  G11C8/08

Abstract: 本发明提供一种存储单元和静态随机存储器，存储单元包括：第一写入电路和锁存电路。第一写入电路包括第一写字线、第一写位线、第一晶体管、第二晶体管、第三晶体管、第四晶体管和第五晶体管；第一写字线与第一晶体管以及第二晶体管连接；第一写位线与第三晶体管、第四晶体管以及第五晶体管连接，且第一写位线至第四晶体管和第五晶体管的线路上连接有反相器；第三晶体管接地，第三晶体管与第一晶体管连接，第一晶体管还与第四晶体管和第五晶体管连接；第四晶体管接地，第四晶体管与第二晶体管连接；第五晶体管与电源连接，第五晶体管与第二晶体管连接；第一晶体管与第二晶体管之间连接有锁存电路。本发明实施例可以提升数据存储可靠性。

公开(公告)号：CN111755049B

公开(公告)日：2022-08-23

申请号：CN201910245116.4

申请日：2019-03-28

Applicant: 龙芯中科技术股份有限公司

Inventor： 丁健平 ,  钟石强

IPC: G11C11/409 ,  G11C11/4074

Abstract: 本发明实施例提供一种存储单元和存储器，该存储单元包括存储结构和写入结构，所述写入结构包括第一部件、第二部件和开关电路；所述第一部件与所述存储结构连接，所述第二部件分别与所述存储结构和所述开关电路连接，所述开关电路还与电源连接；所述开关电路用于，在接收到写入端发送的第一信号时导通，使得所述第二部件与所述电源连通，在接收到所述写入端发送的第二信号时，使得所述第二部件与所述电源断开；所述第一部件和所述第二部件用于根据所述写入端发送的信号执行写入操作。用于降低存储单元的能量损耗。

公开(公告)号：CN109217864B

公开(公告)日：2022-04-15

申请号：CN201710525609.4

申请日：2017-06-30

Applicant: 龙芯中科技术股份有限公司

Inventor： 刘延科 ,  范宝峡 ,  杨宗仁 ,  丁健平 ,  邱国

IPC: H03K19/003

Abstract: 本申请实施例提供一种触发器及芯片，该触发器包括：纠错电路以及检错电路；所述纠错电路的第一输入端作为所述触发器的数据输入端，所述纠错电路的输出端连接至所述检错电路的第一输入端，所述检错电路的第二输入端作为所述触发器的时钟输入端，所述检错电路的输出端分别连接至所述纠错电路的第二输入端和第三输入端。其中，所述检错电路用于在检测到所述触发器发生单粒子翻转SEU时，向所述纠错电路发送纠错信号；所述纠错电路用于在接收到所述纠错信号时对所述触发器进行纠错处理。可见，在实现纠错功能的基础上，本申请实施例实现了实时监测触发器在辐射环境下的工作状态，以便于实现触发器在辐射环境下的工作性能的精确估计。

公开(公告)号：CN118100880A

公开(公告)日：2024-05-28

申请号：CN202410160512.8

申请日：2024-02-04

Applicant: 龙芯中科技术股份有限公司

Inventor： 牛谕将 ,  马剑 ,  王林锋 ,  丁健平 ,  代田慧

IPC: H03K5/24 ,  H03M1/10 ,  H03M1/46

Abstract: 本申请实施例提供了一种比较器校准电路、比较器校准方法及芯片，涉及集成电路领域，比较器校准电路包括：共模电压输入模块、校准控制模块、校准电流产生模块；共模电压输入模块与校准控制模块电连接；共模电压输入模块响应于校准控制模块发送的第一控制信号，将共模电压输入目标比较器的差分输入端；校准控制模块与校准电流产生模块的输入端电连接；校准控制模块获取目标比较器的差分输出电压，并在差分输出电压表征目标比较器存在输入失调电压的情况下，向校准电流产生模块发送第二控制信号；校准电流产生模块响应于第二控制信号产生校准电流，并将校准电流输入目标比较器的差分支路。可以对差分支路中的电流大小进行调节，降低输入失调电压。

公开(公告)号：CN119945420A

公开(公告)日：2025-05-06

申请号：CN202411836282.9

申请日：2024-12-12

Applicant: 龙芯中科技术股份有限公司

Inventor： 王梦琳 ,  丁健平

IPC: H03L7/089 ,  H03L7/093 ,  H03L7/099 ,  H03L7/18

Abstract: 本申请公开了一种电荷泵、锁相环、芯片及电子设备，属于集成电路技术领域，电荷泵包括：偏置子电路与输出子电路中第一电流源电连接，用于根据外部偏置信号向第一电流源发送第一偏置信号；第一电流源在第一偏置信号控制下保持工作状态；输出子电路包括由第一电流源、第一开关组件及第二电流源依次串联构成的第一支路，以及由第一电流源、第二开关组件及第二电流源依次串联构成的第二支路；第二电流源在外部偏置信号控制下保持工作状态；第一支路与第二支路之间设置放大模块；放大模块的同相输入端与第一开关组件内的第一节点电连接，反相输入端和输出端分别与第二开关组件内的第二节点电连接；第一节点还连接负载电容。提供一种高速电荷泵。

公开(公告)号：CN118399972A

公开(公告)日：2024-07-26

申请号：CN202410495183.2

申请日：2024-04-23

Applicant: 龙芯中科技术股份有限公司

Inventor： 马剑 ,  丁健平 ,  牛谕将

IPC: H03M1/74

Abstract: 本申请实施例提供一种数模转换器，包括电流镜模块、电流源阵列模块、逻辑控制模块和输出模块；电流镜模块与输出模块电连接；电流镜模块用于对参考电流进行镜像放大，得到第一镜像电流；电流源阵列模块与电流镜模块和输出模块分别电连接；其中，电流源阵列模块的总需求电流值不小于目标电流值，目标电流值是第一镜像电流的电流值的两倍；逻辑控制模块与电流源阵列模块电连接；逻辑控制模块用于根据数字信号生成阵列控制信号，并将阵列控制信号发送给电流源阵列模块；其中，阵列控制信号用于控制电流源阵列模块的实际需求电流；输出模块用于根据第一镜像电流和实际需求电流输出模拟信号。可以避免通过信号偏移实现双极性输出造成资源浪费的问题。

公开(公告)号：CN118150901A

公开(公告)日：2024-06-07

申请号：CN202410171843.1

申请日：2024-02-06

Applicant: 龙芯中科技术股份有限公司

Inventor： 马剑 ,  牛谕将 ,  丁健平 ,  王丽娜

IPC: G01R27/08

Abstract: 本申请实施例提供了一种电阻误差检测电路、方法及芯片，涉及集成电路领域，该电阻误差检测电路包括：电流生成模块、积分模块、比较模块和控制模块；电流生成模块包括：参考电阻和电阻连接端子；积分模块的输入端与电流生成模块的输出端电连接；比较模块的输入端与积分模块的输出端电连接；比较模块用于根据第一比较电压和第二比较电压得到比较结果；控制模块的输入端与比较模块的输出端电连接，控制模块的输出端与积分模块的控制端电连接；控制模块用于在比较结果符合预设条件的情况下，向积分模块的控制端发送第一控制信号，并根据积分模块的积分参数确定片内电阻的电阻误差；其中，第一控制信号用于控制积分模块停止积分。

公开(公告)号：CN115733601A

公开(公告)日：2023-03-03

申请号：CN202211247313.8

申请日：2022-10-12

Applicant: 龙芯中科技术股份有限公司

Inventor： 孙欣茁 ,  丁健平 ,  林长龙

IPC: H04L7/033

Abstract: 本发明实施例提供了一种时钟信号的展频处理方法和装置，所述方法包括：获取时钟信号对应的展频深度，处理后得到时钟信号对应的展频深度控制位并进行缓存于第三方寄存器中，获取初始展频配置参数和展频深度控制位，对初始展频配置参数执行展频深度控制位对应的目标操作，以产生目标展频配置参数，根据目标展频配置参数，对时钟信号进行展频处理，得到展频处理后的时钟信号，使得对时钟信号进行展频处理时，相比初始展频配置参数，能够更好的实现减少电磁干扰，而且不需要根据展频深度重新计算展频配置参数，也就无需对初始展频配置参数的设置进行更改，从而提高了实际使用时的展频深度变化时的调节效率。

公开(公告)号：CN119602709A

公开(公告)日：2025-03-11

申请号：CN202411498499.3

申请日：2024-10-24

Applicant: 龙芯中科技术股份有限公司

Inventor： 胡锦龙 ,  孙欣茁 ,  丁健平 ,  张钒睿 ,  林长龙 ,  代田慧

IPC: H03B5/32 ,  H03B5/04

Abstract: 本申请公开了一种晶体振荡器、时钟产生电路、芯片及电子设备，属于集成电路技术领域，该晶体振荡器包括：电流产生电路、放大电路，以及晶振电路；电流产生电路与放大电路的输入端电连接，用于向放大电路提供第一电流信号，并在晶振电路起振后切换为向放大电路提供第二电流信号；其中，第一电流信号的电流值大于第二电流信号的电流值；放大电路的输出端与晶振电路电连接，用于根据第一电流信号向晶振电路提供第一反馈信号，以使晶振电路起振，并根据第二电流信号向晶振电路提供第二反馈信号，以使晶振电路在起振后稳定振荡；其中，第一反馈信号的幅值大于第二反馈信号的幅值。可以使得低功耗的晶体振荡器快速起振，缩短启动时间。