-
公开(公告)号：CN108565293B
公开(公告)日：2024-06-21
申请号：CN201810472958.9
申请日：2018-05-17
申请人： 黄山芯微电子股份有限公司
IPC分类号： H01L29/861 , H01L21/329 , H01L29/06
摘要： 本发明公开了一种整流二极管芯片，包括长基区N，设置在长基区N上层的P层和P+层，设置在长基区N下层的N+层；还设置有电压槽，所述电压槽从P+层向下延伸到长基区N内；所述二极管芯片的四周设置有N+截止墙，所述N+截止墙从N+层向上延伸至电压槽的底部。本发明通过设置N+层截止墙的结构，能够有效提高芯片的使用面积，减少原材料的损耗，降低了生产成本，同时，还可以提高了芯片的电参数，进而提高芯片的整体性能。可广泛应用于半导体功率器件技术领域。
-
公开(公告)号：CN107403844B
公开(公告)日：2023-06-23
申请号：CN201710649775.5
申请日：2017-08-02
申请人： 黄山芯微电子股份有限公司
IPC分类号： H01L29/861 , H01L29/06 , H01L21/329
摘要： 本发明公开了一种整流二极管芯片结构及其制备方法，该整流二极管芯片结构包括长基区N，设置在长基区N上表面的N+层，设置在长基区N下表面的P和P+层，所述N+层向下延伸至P层设有电压槽，所述电压槽位于芯片的周边，为单边槽结构；在P层平面上设置有P型凸台，所述P型凸台位于电压槽的下方；所述P型凸台的宽度大于电压槽底部的宽度。所述电压槽斜边的长度大于N型基区的厚度，以利于耗尽层的展宽。该整流二极管芯片具有机械强度好，且不容易崩边，能够有效提高了合格率和电特性。可广泛应用于整流二极管芯片领域。
-
公开(公告)号：CN113223960B
公开(公告)日：2024-08-23
申请号：CN202110388560.9
申请日：2021-04-12
申请人： 黄山芯微电子股份有限公司
IPC分类号： H01L21/332 , H01L21/50 , H01L21/60 , H01L29/06 , H01L23/488 , H01L29/74 , B07C5/34
摘要： 本发明公开了一种压接式晶闸管管芯及制作方法，包括以下步骤：1)制备晶闸管扩散片，2)腐蚀电压槽，3)电压槽淀积多晶硅膜或氮化硅膜，4)电压槽玻璃钝化，5)刻蚀去除不需要多晶硅膜或氮化硅保护的大部分阴极面和阳极面区域的钝化膜，6)芯片与钼片的焊接，7)阴极面蒸铝，8)阴极面铝层选择腐蚀，9)铝层微合金。进一步10)管芯阳极面钼片单面多层金属化，11)电压槽涂覆第三保护层。焊接前对芯片测试，剔除掉不合格芯片，避免了钼片等浪费，不合格芯片钼片经过处理后再次利用。电压槽采用三层保护，降低管芯在高温动态下测试的漏电流；钼片钛镍银多层金属保护防止氧化，降低了热阻和电阻，减少功耗。
-
公开(公告)号：CN117878139A
公开(公告)日：2024-04-12
申请号：CN202311832101.0
申请日：2023-12-28
申请人： 黄山芯微电子股份有限公司
IPC分类号： H01L29/06 , H01L29/40 , H01L29/423 , H01L29/739 , H01L21/331
摘要： 本发明公开了一种具有P型埋层的深沟槽结终端及制备方法，有源区为带载流子存储层的沟槽栅FS+I GBT结构，其包含：连接发射极的N+发射极区与P+发射极区，P型基区003与其下方的载流子存储层，N型衬底，背面的N型场截止层与P+集电极区，以及由连接栅极的N型多晶硅上半栅、N型多晶硅下半栅与多晶硅外侧包围的栅氧化层组成的沟槽栅结构，同时沟槽栅下方有P型屏蔽环，结终端区域也具有沟槽栅结构。本发明公开的具有P型埋层的深沟槽结终端结构的P型埋层与双层场板结构使结终端的耐压值提高，在相同耐压值下大大减小终端面积。另外，本发明公开的工艺流程与带载流子存储层的沟槽栅FS+I GBT结构的工艺流程有很好的兼容性。
-
公开(公告)号：CN115966538A
公开(公告)日：2023-04-14
申请号：CN202211623874.3
申请日：2022-12-16
申请人： 黄山芯微电子股份有限公司
IPC分类号： H01L23/482 , H01L29/78 , H01L21/768
摘要： 本发明公开了一种功率器件元胞结构的接触孔结构，接触孔由介质层向下延伸至少部分进入外延层，且在接触孔的顶端向两侧横向延伸，使得源极N+部分的上端面容置于接触孔内。本发明主要是增加表面金属与硅的横向接触面从而增加金属与源极N+部分的接触面积，从而降低器件的导通电阻RDSON。
-
公开(公告)号：CN113162378B
公开(公告)日：2022-09-30
申请号：CN202110346390.8
申请日：2021-03-31
申请人： 黄山学院 , 黄山芯微电子股份有限公司
IPC分类号： H02M1/088
摘要： 本发明公开了一种智能型高压绝缘隔离半桥栅驱动电路。该电路首先采用高压电容绝缘隔离技术，可实现高耐压的前提下，提高信号处理速度；其次，可以根据负载大小和输入控制脉冲的频率自适应调整驱动电流，从而最大程度上提高驱动电路的电源效率；另外，采用高精度保护电路，以避免高压开关器件脱离其安全工作区，提高可靠性；此外，自动检测地电位共模瞬态噪声的大小，并在噪声超过阈值时对共模瞬态噪声产生的误差进行动态补偿。本发明可以广泛应用于驱动各类高压SiC MOSFET和IGBT器件。
-
公开(公告)号：CN108766997B
公开(公告)日：2023-10-13
申请号：CN201810463012.6
申请日：2018-05-15
申请人： 黄山芯微电子股份有限公司
IPC分类号： H01L29/06 , H01L29/36 , H01L21/265 , H01L21/225
摘要： 本发明公开了一种具有载流子存储区的沟槽栅器件及其制造方法，该沟槽栅器件，包括半导体衬底或外延层，所述半导体衬底或外延层表面向下延伸设置有一组沟槽栅，所述沟槽栅的外侧设置有第一掺杂区域，第一掺杂区域内掺杂形成与半导体衬底或外延层具有相同导电类型且呈横向与纵向梯度分布、具有载流子存储作用的第一类掺杂半导体，该结构有利于更多载流子在此处存储，从而可以降低导通电阻与饱和压降。还公开了该沟槽栅器件的制造方法，该方法能够改善现有方法加工难度大及造价高的问题。可广泛应用于功率器件的生产加工领域。
-
公开(公告)号：CN115799320A
公开(公告)日：2023-03-14
申请号：CN202211491716.7
申请日：2022-11-25
申请人： 黄山芯微电子股份有限公司
IPC分类号： H01L29/423 , H01L29/78
摘要： 发明公开了一种绝缘栅器件的Bus结构，包括多条多晶硅栅，相互间隔排布在多晶以及源区上，用于连接所有的栅极；相邻的多晶硅栅之间，通过间隔的多晶块连接。本发明主要是针对Bus设计成分离结构，这样有利于电场向终端区扩展，最后在终端的外围击穿，有利于提升期间的耐压。
-
公开(公告)号：CN115652425A
公开(公告)日：2023-01-31
申请号：CN202211207211.3
申请日：2022-09-30
申请人： 黄山芯微电子股份有限公司
摘要： 本发明公开了一种改善衬底片外延后硅渣的方法，包括背封步骤以及外延步骤；背封步骤中，控制多晶温度在600℃至650℃，采用硅烷作为原材料，在多晶温度下硅烷分解沉淀，籍以形成多晶膜；经过多晶步骤背封后的衬底硅片，经过抛光后，进入外延步骤。本发明调整多晶背封步骤中的多晶温度，来控制衬底片形成多晶膜后的物理特性，从而改善衬底片外延后的背面硅渣问题。
-
公开(公告)号：CN111490667B
公开(公告)日：2021-11-16
申请号：CN202010315906.8
申请日：2020-04-21
申请人： 黄山学院 , 黄山芯微电子股份有限公司
摘要： 本发明属于集成电路技术领域，具体为一种用于电力电子系统中功率器件栅驱动所需要的高压半桥栅驱动电路，该电路包括输入接收电路、死区信号产生电路、低压产生电路、低侧信号延时电路、低侧高效率输出驱动电路、低延时高压电平移位电路和高侧高效率输出驱动电路。本发明所提供高压半桥栅驱动电路通过正反馈驱动电流增强技术减小电平移位电路的延迟，从而提高整体驱动电路速度；可以根据负载大小和输入控制脉冲的频率自适应调整驱动电流，从而最大程度上提高驱动电路的电源效率；可以广泛应用于各类高功率密度电力电子系统中，特别是频率要求更高的宽禁带功率器件的栅驱动应用。
-
-
-
-
-
-
-
-
-
搜索结果
36 条记录 (耗时 0.03 秒)
