-
公开(公告)号:CN117878139A
公开(公告)日:2024-04-12
申请号:CN202311832101.0
申请日:2023-12-28
申请人: 黄山芯微电子股份有限公司
IPC分类号: H01L29/06 , H01L29/40 , H01L29/423 , H01L29/739 , H01L21/331
摘要: 本发明公开了一种具有P型埋层的深沟槽结终端及制备方法,有源区为带载流子存储层的沟槽栅FS+I GBT结构,其包含:连接发射极的N+发射极区与P+发射极区,P型基区003与其下方的载流子存储层,N型衬底,背面的N型场截止层与P+集电极区,以及由连接栅极的N型多晶硅上半栅、N型多晶硅下半栅与多晶硅外侧包围的栅氧化层组成的沟槽栅结构,同时沟槽栅下方有P型屏蔽环,结终端区域也具有沟槽栅结构。本发明公开的具有P型埋层的深沟槽结终端结构的P型埋层与双层场板结构使结终端的耐压值提高,在相同耐压值下大大减小终端面积。另外,本发明公开的工艺流程与带载流子存储层的沟槽栅FS+I GBT结构的工艺流程有很好的兼容性。
-
公开(公告)号:CN118263336A
公开(公告)日:2024-06-28
申请号:CN202311815778.3
申请日:2023-12-27
申请人: 黄山芯微电子股份有限公司
IPC分类号: H01L29/872 , H01L29/06 , H01L21/329
摘要: 本发明公开了一种MOS型快恢复二极管芯片结构及其制作方法,在重掺N+衬底上设置有N‑漂移区,在N‑漂移区上有源区内设置有P区,在P区上设置有N+区,可选的,在P区上设置有N+区及P+短路点,P+短路点均匀设置在N+区域内且深度超过N+;在有源区表层设置有相互平行的纵向沟槽,且沟槽穿过有源区表层的N+层和其下的P层后一直到达漂移区N‑层,沟槽底部下侧N‑浅表区分布有掺入的金或者铂等重金属,沟槽内填有二氧化硅和多晶硅,且多晶硅的底部超过P层,在芯片表面设置有正面金属阳极电极,与沟槽内多晶硅及N+区和P+短路点相连接。本发明的芯片具有较低的正向压降、更好的恢复特性及雪崩能力。
-
公开(公告)号:CN117976729A
公开(公告)日:2024-05-03
申请号:CN202311816391.X
申请日:2023-12-27
申请人: 黄山芯微电子股份有限公司
IPC分类号: H01L29/868 , H01L29/06 , H01L21/329
摘要: 本发明公开了一种沟槽型快恢复二极管芯片结构及其制作方法,其结构为在重掺N+衬底上设置有N‑漂移区,在N‑漂移区上有源区内设置有P区,在P区上设置有P+区;在有源区表层设置有相互平行的纵向沟槽,且沟槽穿过有源区表层的P+层和其下的P层后一直到达漂移区N‑层,沟槽底部下侧N‑浅表区分布有掺入的金或者铂等重金属,沟槽内填有二氧化硅和多晶硅,在芯片表面设置有正面金属阳极电极,与沟槽内多晶硅及P+区相连接,在重掺N+衬底下面设置有背面金属阴极电极。通过本发明的工艺扩散进入N‑层的金或铂仅在沟槽底部的N‑区局部浅表层中,这样的金或铂的杂质分布,可以获得更低的正向压降及更高的软度。
-
-