一种MOS型快恢复二极管芯片结构及其制作方法

    公开(公告)号:CN118263336A

    公开(公告)日:2024-06-28

    申请号:CN202311815778.3

    申请日:2023-12-27

    摘要: 本发明公开了一种MOS型快恢复二极管芯片结构及其制作方法,在重掺N+衬底上设置有N‑漂移区,在N‑漂移区上有源区内设置有P区,在P区上设置有N+区,可选的,在P区上设置有N+区及P+短路点,P+短路点均匀设置在N+区域内且深度超过N+;在有源区表层设置有相互平行的纵向沟槽,且沟槽穿过有源区表层的N+层和其下的P层后一直到达漂移区N‑层,沟槽底部下侧N‑浅表区分布有掺入的金或者铂等重金属,沟槽内填有二氧化硅和多晶硅,且多晶硅的底部超过P层,在芯片表面设置有正面金属阳极电极,与沟槽内多晶硅及N+区和P+短路点相连接。本发明的芯片具有较低的正向压降、更好的恢复特性及雪崩能力。

    一种沟槽型快恢复二极管制作方法

    公开(公告)号:CN117976729A

    公开(公告)日:2024-05-03

    申请号:CN202311816391.X

    申请日:2023-12-27

    摘要: 本发明公开了一种沟槽型快恢复二极管芯片结构及其制作方法,其结构为在重掺N+衬底上设置有N‑漂移区,在N‑漂移区上有源区内设置有P区,在P区上设置有P+区;在有源区表层设置有相互平行的纵向沟槽,且沟槽穿过有源区表层的P+层和其下的P层后一直到达漂移区N‑层,沟槽底部下侧N‑浅表区分布有掺入的金或者铂等重金属,沟槽内填有二氧化硅和多晶硅,在芯片表面设置有正面金属阳极电极,与沟槽内多晶硅及P+区相连接,在重掺N+衬底下面设置有背面金属阴极电极。通过本发明的工艺扩散进入N‑层的金或铂仅在沟槽底部的N‑区局部浅表层中,这样的金或铂的杂质分布,可以获得更低的正向压降及更高的软度。