-
公开(公告)号：CN108780350B
公开(公告)日：2021-08-06
申请号：CN201780017460.7
申请日：2017-03-13
Applicant: 高通股份有限公司
Inventor： J·E·波达艾玛 , C·D·B·阿瓦尼 , M·索马孙达拉姆 , S·德纳 , P·C·J·维尔齐恩斯基 , B·雷赫利克 , S·J·哈尔特 , J·P·苏布拉马尼亚姆·贾纳桑 , M·拉姆库马尔 , D·R·帕尔
IPC: G06F1/26 , G06F1/3234 , G06F12/1027 , G06F1/324 , G06F1/10 , G06F1/3287 , G06F1/32 , G06F12/08 , G06F15/16
Abstract: 本发明公开用于与分布式虚拟存储器DVM网络相关的功率及时钟域的全硬件管理的方法及系统。一个方面包含：将DVM操作从DVM启动器传输到DVM网络；由所述DVM网络将所述DVM操作广播到多个DVM目标；及基于所述DVM操作由所述DVM网络广播到所述多个DVM目标来执行包括以下操作的一或多个硬件优化：接通耦合到所述DVM网络或耦合到为所述DVM操作的目标的所述多个DVM目标中的DVM目标的时钟域；增加所述时钟域的频率；基于耦合到所述DVM目标的功率域被关断来接通所述功率域；或基于所述DVM目标被关断来终止到所述DVM目标的所述DVM操作。
-
公开(公告)号：CN107430553A
公开(公告)日：2017-12-01
申请号：CN201680014533.2
申请日：2016-02-24
Applicant: 高通股份有限公司
Inventor： J·E·波达艾玛 , 博胡斯拉夫·雷赫利克 , P·C·J·维尔齐恩斯基 , K·J·厄恩魏因 , C·J·莫雷拉 , M·瓦里亚 , 萨拉杰·加代尔拉布
IPC: G06F12/0862 , G06F12/1027
CPC classification number: G06F12/0862 , G06F12/0875 , G06F12/10 , G06F12/1027 , G06F2212/1021 , G06F2212/452 , G06F2212/602 , G06F2212/6028 , G06F2212/654 , G06F2212/684
Abstract: 本发明公开了用于预取装置的存储器管理单元MMU中的地址转换的方法和系统。在一实施例中，所述MMU从所述装置的上游组件接收预取命令，所述预取命令包含指令的地址；从所述装置的存储器中的转换表预取所述指令的转换；以及将所述指令的所述转换存储在与所述MMU相关联的转换高速缓冲存储器中。
-
公开(公告)号：CN107710173A
公开(公告)日：2018-02-16
申请号：CN201680029881.7
申请日：2016-04-27
Applicant: 高通股份有限公司
Inventor： J·E·波达艾玛 , P·C·J·维尔齐恩斯基 , C·J·摩瑞拉 , A·米雷特斯凯 , M·瓦里亚 , K·J·厄恩魏因 , M·索马孙达拉姆 , M·U·乔德里 , S·M·加代尔拉布
IPC: G06F12/0844 , G06F12/1036
CPC classification number: G06F12/1063 , G06F12/0806 , G06F12/0842 , G06F12/0844 , G06F12/0891 , G06F12/1009 , G06F12/1036 , G06F2212/1024 , G06F2212/50 , G06F2212/655 , G06F2212/682 , G06F2212/683 , G06F2212/684
Abstract: 系统及方法涉及在多线程存储器管理单元MMU中执行地址转换。两个或多于两个地址转换请求可由所述多线程MMU接收且被并行地处理以检索到系统存储器的地址的地址转换。如果所述地址转换存在于所述多线程MMU的转换高速缓冲存储器中，那么可从所述转换高速缓冲存储器接收所述地址转换且将其调度以用于使用所述经转换地址接入所述系统存储器。如果所述转换高速缓冲存储器中存在未命中，那么可在两个或多于两个转换表查核行程中并行地调度两个或多于两个地址转换请求。
-
公开(公告)号：CN107667355A
公开(公告)日：2018-02-06
申请号：CN201680029040.6
申请日：2016-04-29
Applicant: 高通股份有限公司
IPC: G06F12/1036 , G06F12/109
CPC classification number: G06F12/0848 , G06F12/1036 , G06F12/109 , G06F12/12 , G06F2212/1016 , G06F2212/1028 , G06F2212/282 , G06F2212/50 , G06F2212/601 , G06F2212/68 , G06F2212/70 , Y02D10/13
Abstract: 提供存储器管理单元MMU分区的转换高速缓存器，以及相关设备、方法及计算机可读媒体。就此来说，在一个方面中，提供一种包括MMU的设备。所述MMU包括转换高速缓存器，其提供定义地址转换映射的多个转换高速缓存器条目。所述MMU进一步包括分区描述符表，其提供定义对应多个分区的多个分区描述符，所述对应多个分区中的每一者包括所述多个转换高速缓存器条目的一或多个转换高速缓存器条目。所述MMU还包括分区转换电路，其经配置以从请求器接收存储器存取请求。所述分区转换电路经进一步配置以确定所述存储器存取请求的转换高速缓存器分区标识符TCPID、基于所述TCPID而标识所述多个分区的一或多个分区，以及对所述一或多个分区的转换高速缓存器条目执行所述存储器存取请求。
-
公开(公告)号：CN107533513B
公开(公告)日：2021-06-04
申请号：CN201680019902.7
申请日：2016-03-15
Applicant: 高通股份有限公司
Inventor： J·E·波达艾玛 , P·C·J·维尔齐恩斯基 , A·米雷特斯凯
IPC: G06F12/1036 , G06F12/1027
Abstract: 接收包含虚拟地址的比较字。在确定了所述比较字与突发项标记匹配之后，即刻选择候选匹配转换数据单元。所述选择来自与所述突发项标记相关联的多个转换数据单元，且至少部分基于所述虚拟地址的至少一个位。比较所述候选匹配转换数据单元的内容与所述比较字的至少一部分。在匹配之后，即刻产生命中。
-
Patent Agency Ranking
公开(公告)号：CN107667355B
公开(公告)日：2021-02-02
申请号：CN201680029040.6
申请日：2016-04-29
Applicant: 高通股份有限公司
IPC: G06F12/1036 , G06F12/109
Abstract: 提供存储器管理单元MMU分区的转换高速缓存器，以及相关设备、方法及计算机可读媒体。就此来说，在一个方面中，提供一种包括MMU的设备。所述MMU包括转换高速缓存器，其提供定义地址转换映射的多个转换高速缓存器条目。所述MMU进一步包括分区描述符表，其提供定义对应多个分区的多个分区描述符，所述对应多个分区中的每一者包括所述多个转换高速缓存器条目的一或多个转换高速缓存器条目。所述MMU还包括分区转换电路，其经配置以从请求器接收存储器存取请求。所述分区转换电路经进一步配置以确定所述存储器存取请求的转换高速缓存器分区标识符TCPID、基于所述TCPID而标识所述多个分区的一或多个分区，以及对所述一或多个分区的转换高速缓存器条目执行所述存储器存取请求。
-
公开(公告)号：CN108780350A
公开(公告)日：2018-11-09
申请号：CN201780017460.7
申请日：2017-03-13
Applicant: 高通股份有限公司
Inventor： J·E·波达艾玛 , C·D·B·阿瓦尼 , M·索马孙达拉姆 , S·德纳 , P·C·J·维尔齐恩斯基 , B·雷赫利克 , S·J·哈尔特 , J·P·苏布拉马尼亚姆·贾纳桑 , M·拉姆库马尔 , D·R·帕尔
IPC: G06F1/32
CPC classification number: G06F1/266 , G06F1/10 , G06F1/324 , G06F1/3275 , G06F1/3287 , G06F12/08 , G06F2212/1028 , G06F2212/657 , G06F2212/683 , Y02D10/126 , Y02D10/14 , Y02D10/171
Abstract: 本发明公开用于与分布式虚拟存储器DVM网络相关的功率及时钟域的全硬件管理的方法及系统。一个方面包含：将DVM操作从DVM启动器传输到DVM网络；由所述DVM网络将所述DVM操作广播到多个DVM目标；及基于所述DVM操作由所述DVM网络广播到所述多个DVM目标来执行包括以下操作的一或多个硬件优化：接通耦合到所述DVM网络或耦合到为所述DVM操作的目标的所述多个DVM目标中的DVM目标的时钟域；增加所述时钟域的频率；基于耦合到所述DVM目标的功率域被关断来接通所述功率域；或基于所述DVM目标被关断来终止到所述DVM目标的所述DVM操作。
-
公开(公告)号：CN108351838B
公开(公告)日：2019-08-30
申请号：CN201680055150.X
申请日：2016-09-12
Applicant: 高通股份有限公司
Inventor： S·M·加代尔拉布 , J·E·波达艾玛 , 刘骆隆 , A·米雷特斯凯 , P·C·J·维尔齐恩斯基 , K·J·厄恩魏因 , C·J·莫雷拉 , S·P·W·布斯 , M·瓦里亚 , T·D·德里伯格
IPC: G06F12/1027
Abstract: 本发明公开使用聚合存储器管理单元MMU提供存储器管理功能，及相关设备与方法。在一个方面中，提供聚合MMU，其包括各自包含多个输入事务缓冲器的多个输入数据路径及各自包含多个输出事务缓冲器的多个输出路径。所述聚合MMU的一些方面另外提供一或多个翻译高速缓冲存储器及/或一或多个硬件页表查看器。所述聚合MMU进一步包含MMU管理电路，其经配置以从输入事务缓冲器检索存储器地址翻译请求MATR，基于所述MATR执行存储器地址翻译操作以产生经翻译存储器地址字段TMAF，并将所述TMAF提供到输出事务缓冲器。所述聚合MMU还提供多个输出数据路径，每一输出数据路径经配置以输出具有所得存储器地址翻译的事务。
-
公开(公告)号：CN108351838A
公开(公告)日：2018-07-31
申请号：CN201680055150.X
申请日：2016-09-12
Applicant: 高通股份有限公司
Inventor： S·M·加代尔拉布 , J·E·波达艾玛 , 刘骆隆 , A·米雷特斯凯 , P·C·J·维尔齐恩斯基 , K·J·厄恩魏因 , C·J·莫雷拉 , S·P·W·布斯 , M·瓦里亚 , T·D·德里伯格
IPC: G06F12/1027
Abstract: 本发明公开使用聚合存储器管理单元MMU提供存储器管理功能，及相关设备与方法。在一个方面中，提供聚合MMU，其包括各自包含多个输入事务缓冲器的多个输入数据路径及各自包含多个输出事务缓冲器的多个输出路径。所述聚合MMU的一些方面另外提供一或多个翻译高速缓冲存储器及/或一或多个硬件页表查看器。所述聚合MMU进一步包含MMU管理电路，其经配置以从输入事务缓冲器检索存储器地址翻译请求MATR，基于所述MATR执行存储器地址翻译操作以产生经翻译存储器地址字段TMAF，并将所述TMAF提供到输出事务缓冲器。所述聚合MMU还提供多个输出数据路径，每一输出数据路径经配置以输出具有所得存储器地址翻译的事务。
-
公开(公告)号：CN107430553B
公开(公告)日：2019-01-18
申请号：CN201680014533.2
申请日：2016-02-24
Applicant: 高通股份有限公司
Inventor： J·E·波达艾玛 , 博胡斯拉夫·雷赫利克 , P·C·J·维尔齐恩斯基 , K·J·厄恩魏因 , C·J·莫雷拉 , M·瓦里亚 , 萨拉杰·加代尔拉布
IPC: G06F12/0862 , G06F12/1027
Abstract: 本发明公开了用于预取装置的存储器管理单元MMU中的地址转换的方法和系统。在一实施例中，所述MMU从所述装置的上游组件接收预取命令，所述预取命令包含指令的地址；从所述装置的存储器中的转换表预取所述指令的转换；以及将所述指令的所述转换存储在与所述MMU相关联的转换高速缓冲存储器中。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.022 seconds)
