公开(公告)号：CN108351838B

公开(公告)日：2019-08-30

申请号：CN201680055150.X

申请日：2016-09-12

Applicant: 高通股份有限公司

Inventor： S·M·加代尔拉布 ,  J·E·波达艾玛 ,  刘骆隆 ,  A·米雷特斯凯 ,  P·C·J·维尔齐恩斯基 ,  K·J·厄恩魏因 ,  C·J·莫雷拉 ,  S·P·W·布斯 ,  M·瓦里亚 ,  T·D·德里伯格

IPC: G06F12/1027

Abstract: 本发明公开使用聚合存储器管理单元MMU提供存储器管理功能，及相关设备与方法。在一个方面中，提供聚合MMU，其包括各自包含多个输入事务缓冲器的多个输入数据路径及各自包含多个输出事务缓冲器的多个输出路径。所述聚合MMU的一些方面另外提供一或多个翻译高速缓冲存储器及/或一或多个硬件页表查看器。所述聚合MMU进一步包含MMU管理电路，其经配置以从输入事务缓冲器检索存储器地址翻译请求MATR，基于所述MATR执行存储器地址翻译操作以产生经翻译存储器地址字段TMAF，并将所述TMAF提供到输出事务缓冲器。所述聚合MMU还提供多个输出数据路径，每一输出数据路径经配置以输出具有所得存储器地址翻译的事务。

公开(公告)号：CN108351838A

公开(公告)日：2018-07-31

申请号：CN201680055150.X

申请日：2016-09-12

Applicant: 高通股份有限公司

Inventor： S·M·加代尔拉布 ,  J·E·波达艾玛 ,  刘骆隆 ,  A·米雷特斯凯 ,  P·C·J·维尔齐恩斯基 ,  K·J·厄恩魏因 ,  C·J·莫雷拉 ,  S·P·W·布斯 ,  M·瓦里亚 ,  T·D·德里伯格

IPC: G06F12/1027

Abstract: 本发明公开使用聚合存储器管理单元MMU提供存储器管理功能，及相关设备与方法。在一个方面中，提供聚合MMU，其包括各自包含多个输入事务缓冲器的多个输入数据路径及各自包含多个输出事务缓冲器的多个输出路径。所述聚合MMU的一些方面另外提供一或多个翻译高速缓冲存储器及/或一或多个硬件页表查看器。所述聚合MMU进一步包含MMU管理电路，其经配置以从输入事务缓冲器检索存储器地址翻译请求MATR，基于所述MATR执行存储器地址翻译操作以产生经翻译存储器地址字段TMAF，并将所述TMAF提供到输出事务缓冲器。所述聚合MMU还提供多个输出数据路径，每一输出数据路径经配置以输出具有所得存储器地址翻译的事务。