-
公开(公告)号：CN101213534A
公开(公告)日：2008-07-02
申请号：CN200680024372.1
申请日：2006-05-08
申请人： 高通股份有限公司
发明人： 肯尼思·艾伦·多克塞尔 , 维克托·罗伯茨·奥格斯堡 , 詹姆斯·诺里斯·迪芬德尔费尔 , 杰弗里·托德·布里奇斯 , 罗伯特·道格拉斯·克兰西 , 托马斯·安德鲁·萨托里乌斯
IPC分类号： G06F13/38
CPC分类号： G06F13/4059 , G06F5/06 , G06F2205/126
摘要： 将来自以第一数据速率操作的源域(311)的数据传送到以不同数据速率操作的另一域(313)中的FIFO(319)。所述FIFO(319)在将数据传送到数据宿之前缓冲数据以便进一步处理或存储。源侧计数器(325)跟踪所述FIFO中的可用空间。在所揭示实例中，初始计数器值对应于FIFO深度。所述计数器(325)响应于来自所述源域(311)的数据就绪信号而无延迟地递减。所述计数器(325)响应于来自所述数据宿域(313)的从所述FIFO(319)读出数据的信令而递增。因此，递增经受域之间的信令延时。所述源(315)可在所述计数器(325)指示所述FIFO(319)满时发送又一个数据拍。从所述源连续发送最后的数据拍，直到指示FIFO位置变为可用为止，从而有效地提供一个或一个以上FIFO位置。
-
公开(公告)号：CN101390045B
公开(公告)日：2011-12-21
申请号：CN200780006490.4
申请日：2007-02-27
申请人： 高通股份有限公司
发明人： 肯尼思·艾伦·多克塞尔
CPC分类号： G06F7/49942 , G06F1/3287 , G06F7/483 , G06F9/30014 , G06F9/30112 , G06F9/30185 , Y02D10/171
摘要： 本发明揭示一种用具有给定精度的浮点处理器来执行浮点运算的方法和设备。为对一个或多个浮点数字进行所述浮点运算选择次精度。所述次精度的选择针对所述一个或多个浮点数字中的每一者产生一个或多个过剩位。可从所述浮点处理器中另外将用于存储或处理所述一个或多个过剩位的一个或多个组件移除功率，且用从所述一个或多个组件移除的功率来执行所述浮点运算。
-
公开(公告)号：CN101228504A
公开(公告)日：2008-07-23
申请号：CN200680026469.6
申请日：2006-05-25
申请人： 高通股份有限公司
发明人： 肯尼思·艾伦·多克塞尔
IPC分类号： G06F9/00
CPC分类号： G06F1/206 , G06F1/3203 , G06F1/3287 , G06F9/3017 , G06F9/30181 , G06F9/30189 , G06F9/3836 , G06F9/3869 , G06F9/3885 , G06F9/3887 , Y02D10/16 , Y02D10/171 , Y02D50/20
摘要： 在高度并行可编程数据处理器中，对一个或多个处理元件的自动选择功率及能量控制使并行程度匹配于所监视的条件。举例来说，所述并行处理器的逻辑检测何时程序操作(例如，用于特定任务或由于所检测的温度)需要少于全宽度的数据路径。作为响应，所述控制逻辑自动地设置需要一子组并行处理能力的操作模式。可关闭至少一个不需要的并行处理元件以节省能量及/或减少发热(即，功率消耗)。在稍后的时间，当所添加能力的操作为适当时，所述逻辑检测处理条件的改变且自动地将操作模式设定为较宽数据路径(通常为全宽度)的操作模式。所述模式改变重新激活先前所关闭的处理元件。
-
公开(公告)号：CN101213534B
公开(公告)日：2012-02-15
申请号：CN200680024372.1
申请日：2006-05-08
申请人： 高通股份有限公司
发明人： 肯尼思·艾伦·多克塞尔 , 维克托·罗伯茨·奥格斯堡 , 詹姆斯·诺里斯·迪芬德尔费尔 , 杰弗里·托德·布里奇斯 , 罗伯特·道格拉斯·克兰西 , 托马斯·安德鲁·萨托里乌斯
IPC分类号： G06F13/38
CPC分类号： G06F13/4059 , G06F5/06 , G06F2205/126
摘要： 将来自以第一数据速率操作的源域(311)的数据传送到以不同数据速率操作的另一域(313)中的FIFO(319)。所述FIFO(319)在将数据传送到数据宿之前缓冲数据以便进一步处理或存储。源侧计数器(325)跟踪所述FIFO中的可用空间。在所揭示实例中，初始计数器值对应于FIFO深度。所述计数器(325)响应于来自所述源域(311)的数据就绪信号而无延迟地递减。所述计数器(325)响应于来自所述数据宿域(313)的从所述FIFO(319)读出数据的信令而递增。因此，递增经受域之间的信令延时。所述源(315)可在所述计数器(325)指示所述FIFO(319)满时发送又一个数据拍。从所述源连续发送最后的数据拍，直到指示FIFO位置变为可用为止，从而有效地提供一个或一个以上FIFO位置。
-
公开(公告)号：CN101317152B
公开(公告)日：2011-04-27
申请号：CN200680044466.5
申请日：2006-10-04
申请人： 高通股份有限公司
发明人： 肯尼思·艾伦·多克塞尔
CPC分类号： G06F7/483 , G06F9/30014 , G06F9/30141 , G06F9/30189 , G06F2207/3816
摘要： 一种具有可选择的子精确度的浮点处理器包含：寄存器，其经配置以按照浮点格式来存储多个位；控制器；以及浮点数学运算器。所述控制器经配置以响应于用户输入而选择浮点运算的子精确度。所述控制器经配置以根据所述选定的子精确度来确定所述位的子集。所述浮点运算器经配置以仅使用所述位的所述子集来执行所述浮点运算。可迫使所述浮点运算中未使用的过剩位进入低泄漏状态。从所述浮点运算得出的输出值被舍位或舍入到所述选定的子精确度。
-
公开(公告)号：CN101432689A
公开(公告)日：2009-05-13
申请号：CN200780015639.5
申请日：2007-04-20
申请人： 高通股份有限公司
发明人： 肯尼思·艾伦·多克塞尔
CPC分类号： G06F7/49942 , G06F7/483 , G06F7/49947 , G06F7/537 , G06F2207/382
摘要： 一种包括在处理器中的精度受控的迭代算术逻辑单元(IALU)产生亚精度结果，即，具有小于全精度的位精度的结果。在一实施例中，所述精度受控的IALU包含算术逻辑电路和精度控制电路。所述算术逻辑电路经配置而以迭代方式处理第一位精度的运算数以获得一结果。所述精度控制电路经配置以在所述结果达到小于所述第一位精度的经编程第二位精度时终止所述迭代运算数处理。在一实施例中，所述精度控制电路响应于由所述控制电路接收到的指示符而致使所述算术逻辑电路终止所述迭代运算数处理。所述精度受控的IALU进一步包含经配置以舍入所述亚精度结果的舍入逻辑。
-
公开(公告)号：CN101317152A
公开(公告)日：2008-12-03
申请号：CN200680044466.5
申请日：2006-10-04
申请人： 高通股份有限公司
发明人： 肯尼思·艾伦·多克塞尔
CPC分类号： G06F7/483 , G06F9/30014 , G06F9/30141 , G06F9/30189 , G06F2207/3816
摘要： 一种具有可选择的子精确度的浮点处理器包含：寄存器，其经配置以按照浮点格式来存储多个位；控制器；以及浮点数学运算器。所述控制器经配置以响应于用户输入而选择浮点运算的子精确度。所述控制器经配置以根据所述选定的子精确度来确定所述位的子集。所述浮点运算器经配置以仅使用所述位的所述子集来执行所述浮点运算。可迫使所述浮点运算中未使用的过剩位进入低泄漏状态。从所述浮点运算得出的输出值被舍位或舍入到所述选定的子精确度。
-
公开(公告)号：CN101432689B
公开(公告)日：2014-04-02
申请号：CN200780015639.5
申请日：2007-04-20
申请人： 高通股份有限公司
发明人： 肯尼思·艾伦·多克塞尔
CPC分类号： G06F7/49942 , G06F7/483 , G06F7/49947 , G06F7/537 , G06F2207/382
摘要： 一种包括在处理器中的精度受控的迭代算术逻辑单元(IALU)产生亚精度结果，即，具有小于全精度的位精度的结果。在一实施例中，所述精度受控的IALU包含算术逻辑电路和精度控制电路。所述算术逻辑电路经配置而以迭代方式处理第一位精度的运算数以获得一结果。所述精度控制电路经配置以在所述结果达到小于所述第一位精度的经编程第二位精度时终止所述迭代运算数处理。在一实施例中，所述精度控制电路响应于由所述控制电路接收到的指示符而致使所述算术逻辑电路终止所述迭代运算数处理。所述精度受控的IALU进一步包含经配置以舍入所述亚精度结果的舍入逻辑。
-
公开(公告)号：CN101194225B
公开(公告)日：2013-10-23
申请号：CN200680020346.1
申请日：2006-04-14
申请人： 高通股份有限公司
发明人： 托马斯·安德鲁·萨托里乌斯 , 詹姆斯·诺里斯·迪芬德尔费尔 , 杰弗里·托德·布里奇斯 , 肯尼思·艾伦·多克塞尔 , 迈克尔·斯科特·麦基尔文 , 罗德尼·韦恩·史密斯
IPC分类号： G06F9/38
CPC分类号： G06F9/30072 , G06F9/3826 , G06F9/3838 , G06F9/384
摘要： 执行条件指令以使其无条件地向目标提供输出，所述条件指令经架构以接收一个或多个操作数作为输入、在满足条件的情况下向目标输出对所述操作数实施的运算的结果且在不满足所述条件的情况下不提供输出。所述条件指令获得所述目标的先前值(也就是说，由曾更新所述目标的条件指令之前最近的指令产生的值)。对所述条件进行评估。如果满足所述条件，则实施运算且将所述运算的结果输出至所述目标。如果不满足所述条件，则将所述先前值输出至所述目标。随后的指令在条件评估之前可依赖于所述目标作为操作数源(无论是写入至寄存器还是转发至所述指令)。
-
公开(公告)号：CN101371221B
公开(公告)日：2012-05-30
申请号：CN200780002644.2
申请日：2007-01-22
申请人： 高通股份有限公司
发明人： 肯尼思·艾伦·多克塞尔 , 邦尼·科利特·塞克斯顿
CPC分类号： G06F7/49921 , G06F7/5338
摘要： 本发明揭示一种预饱和乘法器，其在执行任何乘法之前检查乘法运算的操作数。如果所述操作数将导致需要饱和的溢出，那么所述乘法器输出饱和值而不将所述原始操作数相乘。在一个实施例中，更改从所述操作数导出的参数，以便在对所述经更改的参数执行乘法运算时，所述乘法器产生饱和结果。此可包含更改经布思(Booth)再编码的位群组，以选择负零而不是零来作为部分乘积，并抑制将值1加到所述部分乘积(因此有效地减去值1)。在另一实施例中，当检测到将导致溢出的操作数时，迫使所述乘法器的输出变成预定饱和值。
-
-
-
-
-
-
-
-
-
搜索结果
16 条记录 (耗时 0.03 秒)
