公开(公告)号：CN107977227A

公开(公告)日：2018-05-01

申请号：CN201610920423.4

申请日：2016-10-21

申请人： 超威半导体公司 ,  超威半导体(上海)有限公司

发明人： 陈家盛 ,  安杰尔·E·索卡拉斯 ,  何斌 ,  邹云霄 ,  王庆成 ,  袁伟 ,  王晓伟

IPC分类号： G06F9/30

CPC分类号： G06F9/3851 ,  G06F9/30014 ,  G06F9/3013 ,  G06F9/3814 ,  G06F9/3836 ,  G06F9/3869 ,  G06F9/3885 ,  G06F15/80 ,  G06F2015/768 ,  G06F9/30145 ,  G06F9/30007

摘要： 处理元件在管线的级中实施且被配置成执行指令。第一多路复用器阵列将响应于所述指令在第一组指令中而将与所述指令相关联的信息提供给所述处理元件。第二多路复用器阵列将响应于所述指令在第二组指令中而将与所述指令相关联的信息提供给第一处理元件。控制单元将响应于所述指令在所述第二组中而对提供给所述第一多路复用器阵列的电力或时钟信号中的至少一者进行门控。

公开(公告)号：CN107924310A

公开(公告)日：2018-04-17

申请号：CN201680046129.3

申请日：2016-07-14

申请人： 高通股份有限公司

发明人： L·颜 ,  M·W·莫罗 ,  J·M·斯科特米勒 ,  J·N·迪芬德尔费尔

IPC分类号： G06F9/38

CPC分类号： G06F9/3869 ,  G06F9/3004 ,  G06F9/3834 ,  G06F9/3842

摘要： 公开使用避免转出表PAT预测计算机处理器中的存储器指令转出。在一个方面中，指令处理电路访问含有条目的PAT，每个条目包括存储器指令的地址。在检测指令流中的存储器指令之后，所述指令处理电路确定所述PAT是否含有具有所述存储器指令的地址的条目。如果是，则所述指令处理电路防止所述检测到的存储器指令在比所述检测到的存储器指令早的至少一个待决存储器指令之前生效，以抢占存储器指令转出。在一些方面中，所述指令处理电路可确定在执行待决存储器指令之后，是否已发生与所述检测到的存储器指令相关联的冲突。如果是，则在所述PAT中产生所述检测到的存储器指令的条目。

公开(公告)号：CN105528193A

公开(公告)日：2016-04-27

申请号：CN201510867341.3

申请日：2015-12-01

申请人： 上海兆芯集成电路有限公司

发明人： 吉拉德·M·卡尔 ,  柯林·艾迪 ,  葛兰·G·亨利

IPC分类号： G06F9/38

CPC分类号： G06F9/3838 ,  G06F9/30 ,  G06F9/30043 ,  G06F9/3855 ,  G06F9/5011 ,  G06F2209/507 ,  G06F9/3869 ,  G06F9/3885

摘要： 一装置包括第一保留站和第二保留站。第一保留站派送第一加载微指令，且若第一加载微指令是指向多个非核心资源的其中一个的多个规定的加载微指令的其中一个，在保留总线进行侦测和指示。第二保留站耦接至保留总线，且在第一数量的时钟周期后，派送和第一加载微指令相依的新微指令，且若第一加载微指令是规定的加载微指令，第二保留站缓存新微指令，直到第一加载微指令取得操作数。非核心资源包括经由联合测试工作群组接口，通过规定的加载微指令被程序化的随机存取存储器，当初始化时，乱序处理器存取随机存取存储器以决定规定的加载微指令。

公开(公告)号：CN105511841A

公开(公告)日：2016-04-20

申请号：CN201510869010.3

申请日：2015-12-01

申请人： 上海兆芯集成电路有限公司

发明人： 吉拉德·M·卡尔 ,  柯林·艾迪 ,  葛兰·G·亨利

IPC分类号： G06F9/38

CPC分类号： G06F9/3838 ,  G06F9/30043 ,  G06F9/3824 ,  G06F9/3836 ,  G06F9/384 ,  G06F9/3855 ,  G06F9/3861 ,  G06F9/3869 ,  G06F9/3885

摘要： 一装置包括第一保留站和第二保留站。第一保留站派送第一加载微指令，且若第一加载微指令是指示从规定的资源而非从核心上的高速缓存上撷取操作数的规定的加载微指令，在保留总线进行侦测和指示。第二保留站耦接至保留总线，且在第一数量的时钟周期后，派送相依的新微指令，以及若在保留总线上指示了第一加载微指令是规定的加载微指令，缓存新微指令的派送，直到第一加载微指令取得操作数。多个规定的资源包括经由存储器总线耦接至乱序处理器的系统存储器，其中规定的加载微指令用以决定系统存储器的写入结合的存储器空间。

公开(公告)号：CN105487842A

公开(公告)日：2016-04-13

申请号：CN201510869184.X

申请日：2015-12-01

申请人： 上海兆芯集成电路有限公司

发明人： 吉拉德·M·卡尔 ,  柯林·艾迪 ,  葛兰·G·亨利

IPC分类号： G06F9/38

CPC分类号： G06F9/3855 ,  G06F9/30043 ,  G06F9/3824 ,  G06F9/3836 ,  G06F9/3861 ,  G06F11/141 ,  G06F13/36 ,  G06F9/3869 ,  G06F9/3885

摘要： 一装置包括第一保留站和第二保留站。第一保留站派送第一加载微指令，且若第一加载微指令是指向多个非核心资源的其中一个的多个规定的加载微指令的其中一个，在保留总线进行侦测和指示。第二保留站耦接至保留总线，且在第一数量的时钟周期后，派送和第一加载微指令相依的新微指令以进行执行，以及若第一加载微指令是规定的加载微指令的其中一个，第二保留站缓存新微指令的派送，直到第一加载微指令取得操作数。非核心资源包括随机存取存储器，用以储存对应乱序处理器的微程序代码的派送，其中在初始化时，存取随机存取存储器以撷取微程序代码的派送。

公开(公告)号：CN103154846B

公开(公告)日：2015-11-25

申请号：CN201180045688.X

申请日：2011-09-23

申请人： 英特尔公司

发明人： V·R·马杜里 ,  J·Y·童 ,  H·张

IPC分类号： G06F1/04 ,  G06F9/30 ,  G06F15/76 ,  G06F1/32

CPC分类号： G06F9/3822 ,  G06F1/3237 ,  G06F1/3287 ,  G06F9/3017 ,  G06F9/382 ,  G06F9/3869 ,  G06F9/3889 ,  Y02D10/128

摘要： 公开了一种处理器和一种方法。在一个实施例中，处理器包括用于存储宏指令的预取缓冲器。此外，处理器还包括时钟电路，所述时钟电路可以为该处理器中的功能单元中的至少一些提供时钟信号。另外，处理器还包括宏指令译码逻辑，所述宏指令译码逻辑可以确定每一个宏指令的类型。此外，处理器还包括时钟管理单元，所述时钟管理单元可以使时钟信号在进入处理器中的不对正在被译码的当前宏指令进行操作的至少一个单元时，保持在稳定状态。最后，处理器还包括可以将第一宏指令译码成一个或多个操作码的至少一个指令译码器单元。

公开(公告)号：CN104112032A

公开(公告)日：2014-10-22

申请号：CN201410141788.8

申请日：2014-04-10

申请人： NXP股份有限公司

发明人： 罕默德·费特米 ,  伦泽·I·M·P·迈耶 ,  吉亚斯·阿尔-卡迪 ,  苏兰达拉·冈都 ,  简·胡格布鲁格

IPC分类号： G06F17/50

CPC分类号： G06F1/06 ,  G06F1/04 ,  G06F1/08 ,  G06F9/38 ,  G06F9/3869 ,  G06F11/00

摘要： 本发明提供一种时钟控制电路，其可以被加入到任何在途处理器，以解决由于处理结果和环境条件所导致的变化而带来的计时问题。在环境检测(如处理、温度和电压)时检测关键指令(使用关键通路的指令)。该信息用于控制周期挪用。

公开(公告)号：CN103677206A

公开(公告)日：2014-03-26

申请号：CN201310378857.2

申请日：2013-08-27

申请人： 富士通株式会社

发明人： 鲤沼秀之 ,  福村祐美 ,  原充治 ,  影山弘进 ,  吉田利雄

IPC分类号： G06F1/32 ,  G06F1/26

CPC分类号： G06F1/324 ,  G06F1/28 ,  G06F1/3206 ,  G06F9/3836 ,  G06F9/3869 ,  Y02D10/126 ,  Y02D50/20

摘要： 本发明提供了一种处理器、信息处理设备以及电力消耗管理方法。当电流传感器22的检测结果表示出现过电流时，PSU2的比较器23将指示该事实的存在报告传送至SP1。接收到该存在报告，SP1的FPGA12接通强制低电力信号。CPU3的强制省电控制电路32直接输入强制低电力模式信号，接通该信号，并且控制CPU3中被配置成发布命令的命令发布控制单元，以便立即降低命令发布控制单元发布命令的频率。在DVFS控制电路35降低了从DDC4输出的电力的电压和从PLL电路输出的时钟频率之后，取消该控制。

公开(公告)号：CN101185056B

公开(公告)日：2012-04-18

申请号：CN200680019010.3

申请日：2006-05-22

申请人： NXP股份有限公司

发明人： 里卡多·卡斯塔尼亚 ,  弗朗西斯库斯·马里亚·韦尔蒙特 ,  汤姆·沃斯

IPC分类号： G06F5/06

CPC分类号： G06F9/3869

摘要： 本发明涉及一种数据流水线管理系统，更具体地说涉及一种用于在下述情形中的单向数据流水线管理的最小存储器解决方案，其中所述情形包括：发生者和使用者都需要对流水线进行异步访问，数据是非原子的，并且只有最后完成的(和验证的)接收信息才是相关的，以及一旦开始从所述流水线进行数据读取/对所述流水线进行数据写入，其中那样的数据必须被完全地处理。根据本发明的数据流水线管理系统可被实现为小至具有三个条目和一个附加同步交换机制的循环队列，所述附加同步交换机制被实现为能够适应最小六位(2×2+2×1)的一组变址。所述发生者和使用者都将具有一个2位变址和一个1位二进制值，所述2位变址指示它们在所述队列中的位置，所述1位二进制值指示一种特殊情形。两方能够读取所有变址，但只能对它们自己进行写入，即对于发生者写入P和wrapP，对于使用者写入C和wrapC。提供一组用于管理所述同步交换的规则。

公开(公告)号：CN101520725B

公开(公告)日：2012-02-15

申请号：CN200910133156.6

申请日：2000-11-21

申请人： 英特尔公司

发明人： E·T·格罗乔夫斯基 ,  V·沙马 ,  G·S·马休斯 ,  V·乔希 ,  R·M·克林

IPC分类号： G06F9/38 ,  G06F1/32

CPC分类号： G06F9/3836 ,  G06F1/3203 ,  G06F1/329 ,  G06F9/3869 ,  Y02D10/24

摘要： 本发明提供了一个基于数字的机制，用于调整处理器中的功耗。该处理器包含一个或者多个功能单元和数字调节器，该数字调节器监控该处理器的功能单元的活动状态，以估计处理器的功耗。数字调节器的一个实施例包含一个或者多个选通单元、监控电路(320)、以及调节电路(330)。每一个选通单元控制传送到该处理器的一个功能单元的功率的传送，并且提供指示它的相关功能单元的活动状态的信号。该监控电路从所述信号中确定估计的功耗水平，并将估计的功耗和阈值功率水平相比较。如果估计的功耗超过该阈值功率水平，则该调节电路调整该处理器中的指令流。