知搜-全球专利检索

  1. 登录
  2. 注册

搜索结果

46 条记录 (耗时 0.015 秒)

    预饱和固定点乘法器
    1.
    发明授权
    预饱和固定点乘法器 有权

    公开(公告)号：CN101371221B

    公开(公告)日：2012-05-30

    申请号：CN200780002644.2

    申请日：2007-01-22

    申请人： 高通股份有限公司

    发明人： 肯尼思·艾伦·多克塞尔 ,  邦尼·科利特·塞克斯顿

    IPC分类号： G06F7/499 ,  G06F7/533

    CPC分类号： G06F7/49921 ,  G06F7/5338

    摘要： 本发明揭示一种预饱和乘法器，其在执行任何乘法之前检查乘法运算的操作数。如果所述操作数将导致需要饱和的溢出，那么所述乘法器输出饱和值而不将所述原始操作数相乘。在一个实施例中，更改从所述操作数导出的参数，以便在对所述经更改的参数执行乘法运算时，所述乘法器产生饱和结果。此可包含更改经布思(Booth)再编码的位群组，以选择负零而不是零来作为部分乘积，并抑制将值1加到所述部分乘积(因此有效地减去值1)。在另一实施例中，当检测到将导致溢出的操作数时，迫使所述乘法器的输出变成预定饱和值。

    蒙哥马利乘法器中的流水线内核
    3.
    发明授权
    蒙哥马利乘法器中的流水线内核 失效 转让

    公开(公告)号：CN100382011C

    公开(公告)日：2008-04-16

    申请号：CN02824949.6

    申请日：2002-12-05

    申请人： NXP股份有限公司

    发明人： G·T·M·胡伯特

    IPC分类号： G06F7/72

    CPC分类号： G06F7/724 ,  G06F7/5338 ,  G06F7/725 ,  G06F7/728

    摘要： 一种乘法器设备，用于以素数p为模将第一长整数实体X与第二长整数实体Y相乘，所述乘法器设备包括流水线乘法器内核，用于采用改进的布斯算法和下列减法步骤、以蒙哥马利方式执行全部的乘法：从改进的布斯算法的结果中减去(i)上述第二长整数实体Y的最低有效部分y0与(ii)上述第一长整数实体X的乘积。

    产生用于多项式运算的部分乘积的设备和方法
    5.
    发明授权
    产生用于多项式运算的部分乘积的设备和方法 有权

    公开(公告)号：CN103294445B

    公开(公告)日：2018-01-30

    申请号：CN201310063219.1

    申请日：2013-02-28

    申请人： 三星电子株式会社

    发明人： 俞炯硕

    IPC分类号： G06F7/53

    CPC分类号： G06F7/5338

    摘要： 本发明提供一种产生用于多项式运算的部分乘积的设备和方法，所述设备包括：多个第一编码器，每个第一编码器被构造为根据两个与乘数相关的输入来选择性地输出三个互斥值中的一个值；多个第二编码器，每个第二编码器被构造为根据来自设置在与参考比特位置对应的位置处的第一编码器的输出、来自设置在与较高的比特位置对应的位置处的第一编码器的输出、来自设置在与较低的比特位置对应的位置处的第一编码器的输出、以及被乘数，来产生两个候选的部分乘积和进位估计值；多个复用器，每个复用器被构造为根据来自设置在与较低的比特位置对应的位置处的第二编码器的进位估计值来选择所述两个候选的部分乘积中的一个候选的部分乘积。

    乘法器、数字滤波器及合成装置
    6.
    发明授权
    乘法器、数字滤波器及合成装置 失效

    公开(公告)号：CN101384991B

    公开(公告)日：2010-11-10

    申请号：CN200780005739.X

    申请日：2007-02-08

    申请人： 松下电器产业株式会社

    发明人： 永野孝一

    IPC分类号： G06F7/533

    CPC分类号： G06F7/5324 ,  G06F7/5338

    摘要： 本发明提供一种乘法器、数字滤波器、信号处理装置、合成装置、合成程序和合成程序记录介质。用布斯编码器、部分积生成电路和加法电路构成的以往的2的补数乘法器在使其与无符号乘法运算对应的情况下，存在为了进行位扩展而使电路规模扩大这样的课题。本发明设为具备按照使用了布斯算法的第1符号化的法则对乘数的低位数位进行编码的第1布斯编码器(1)和按照使用了布斯算法的与上述第1符号化的法则不同的第2符号化的法则对乘数的最高位数位进行编码的第2布斯编码器(5)，对乘数的最高位数位使用与低位数位不同的布斯算法进行编码的结构。

    在数字信号处理器中执行布斯乘法的方法和系统
    7.
    发明授权
    在数字信号处理器中执行布斯乘法的方法和系统 失效

    公开(公告)号：CN101384989B

    公开(公告)日：2010-06-02

    申请号：CN200780005151.4

    申请日：2007-02-13

    申请人： 高通股份有限公司

    发明人： 尚卡尔·克里蒂瓦桑 ,  克里斯托弗·爱德华·科布

    IPC分类号： G06F7/533 ,  G06F7/544

    CPC分类号： G06F7/5338

    摘要： 本发明提供用于数字信号处理器的设计和使用的技术，包含处理通信(例如，CDMA)系统中的传输。经修改的布斯乘法系统和过程确定被乘数A和乘数B。对B的基数为m(例如，基数为4)的布斯重编码产生“n”个乘法因数，其中整数“n”接近乘数位的数目的一半。使用所述“n”个乘法因数作为A的乘数来产生“n”个部分乘积。接着，使用基数为m的布斯编码来形成乘法树。所述乘法树包含相关联的乘数位以产生乘法因数。在负乘法因数的情况下，通过使A的位反相并与粘性“1”关联以完成2的求补运算来形成A的2补数。此外，在多个级中将乘法因数缩减为具有预定长度的一形式的总和与进位分量。通过使用新颖的技术计算A和-B的乘积来形成A×B的加性相反数。

    有选择地执行无符号数值乘法或有符号数值乘法的乘法器
    9.
    发明授权
    有选择地执行无符号数值乘法或有符号数值乘法的乘法器 失效

    公开(公告)号：CN1086816C

    公开(公告)日：2002-06-26

    申请号：CN95120595.1

    申请日：1995-12-11

    申请人： 三星电子株式会社

    发明人： 金载润

    IPC分类号： G06F7/54

    CPC分类号： G06F7/5338

    摘要： 利用改进的布斯算法有选择地执行无符号数值乘法或有符号数值乘法来进行乘法操作的乘法器。它包括给各个输入端提供扩展位以便在用二进制补码格式表示的有符号数值乘法中执行无符号数值乘法的选择单元，还包括执行被符号位增强的符号数字操作的部分积生成器。它还可以包括产生和传送先行进位的先行进位加法器。