高速低功率锁存器
    1.
    发明授权

    公开(公告)号:CN102027678B

    公开(公告)日:2014-05-07

    申请号:CN200980116837.X

    申请日:2009-05-15

    Abstract: 本发明提供一种高速低功率锁存器,其包括三组晶体管。第一组晶体管基于具有非轨到轨或轨到轨电压摆动的时钟信号而为所述锁存器选择追踪模式或保持模式。第二组晶体管在所述追踪模式期间基于输入信号而捕获数据值且提供输出信号。第三组晶体管在所述保持模式期间存储所述数据值且提供所述输出信号。所述输入信号及输出信号具有轨到轨电压摆动。在另一方面中,信号产生器包括至少一个锁存器及一控制电路。所述锁存器接收时钟信号且产生输出信号。所述控制电路感测从所述输出信号导出的反馈信号的工作循环,且产生控制信号来调整所述锁存器的操作以获得所述反馈信号的50%的工作循环。

    预定占空比信号发生器
    2.
    发明公开

    公开(公告)号:CN102804604A

    公开(公告)日:2012-11-28

    申请号:CN201080028856.X

    申请日:2010-06-28

    CPC classification number: H03K5/1565 H03K21/38 H03K23/00

    Abstract: 本发明揭示用于产生具有预定占空比的信号的技术。在例示性实施例中,第一计数器经配置以对振荡器信号的第一循环数目进行计数,且第二计数器经配置以对所述振荡器信号的第二循环数目进行计数,其中所述第二数目大于所述第一数目。所述第二计数器的输出用以重置所述第一计数器及所述第二计数器,而所述第一计数器及所述第二计数器的输出进一步驱动翻转锁存器以用于产生具有预定占空比的信号。其他方面包括用于适应所述第二数目的奇数值与偶数值的技术。

    锁存器结构、分频器及其操作方法

    公开(公告)号:CN102160289B

    公开(公告)日:2014-09-03

    申请号:CN200980136336.8

    申请日:2009-09-18

    CPC classification number: H03K3/356121 H03K5/1565 H03K23/544

    Abstract: 本发明涉及一种锁存器,其包括三个电路。第一电路在第一输入(D)及第一时钟相位(CK)均为低时将第一输出(QB)驱动到第一电平,在D及CK均为高时将所述QB驱动到第二电平,且在将不同逻辑电平施加到D及CK时提供高阻抗(HI-Z)。第二电路在第三输入(DB)及互补时钟相位(CKB)均为低时将第二输出(Q)驱动到所述第一电平,在DB及CKB均为高时将所述Q驱动到所述第二电平,且在将不同逻辑电平施加到DB及CKB时提供HI-Z。第三电路在所述第一电路及所述第二电路在Q及QB处提供HI-Z时维持Q及QB的电压。借助所述锁存器建构的奇数分频器在不将输出脉冲宽度限于输入周期的整数倍数的情况下产生50%工作循环操作。

    锁存器结构、分频器及其操作方法

    公开(公告)号:CN102160289A

    公开(公告)日:2011-08-17

    申请号:CN200980136336.8

    申请日:2009-09-18

    CPC classification number: H03K3/356121 H03K5/1565 H03K23/544

    Abstract: 本发明涉及一种锁存器,其包括三个电路。第一电路在第一输入(D)及第一时钟相位(CK)均为低时将第一输出(QB)驱动到第一电平,在D及CK均为高时将所述QB驱动到第二电平,且在将不同逻辑电平施加到D及CK时提供高阻抗(HI-Z)。第二电路在第三输入(DB)及互补时钟相位(CKB)均为低时将第二输出(Q)驱动到所述第一电平,在DB及CKB均为高时将所述Q驱动到所述第二电平,且在将不同逻辑电平施加到DB及CKB时提供HI-Z。第三电路在所述第一电路及所述第二电路在Q及QB处提供HI-Z时维持Q及QB的电压。借助所述锁存器建构的奇数分频器在不将输出脉冲宽度限于输入周期的整数倍数的情况下产生50%工作循环操作。

    预定占空比信号发生器
    7.
    发明授权

    公开(公告)号:CN102804604B

    公开(公告)日:2015-11-25

    申请号:CN201080028856.X

    申请日:2010-06-28

    CPC classification number: H03K5/1565 H03K21/38 H03K23/00

    Abstract: 本发明揭示用于产生具有预定占空比的信号的技术。在例示性实施例中,第一计数器经配置以对振荡器信号的第一循环数目进行计数,且第二计数器经配置以对所述振荡器信号的第二循环数目进行计数,其中所述第二数目大于所述第一数目。所述第二计数器的输出用以重置所述第一计数器及所述第二计数器,而所述第一计数器及所述第二计数器的输出进一步驱动翻转锁存器以用于产生具有预定占空比的信号。其他方面包括用于适应所述第二数目的奇数值与偶数值的技术。

    高速低功率锁存器
    8.
    发明公开

    公开(公告)号:CN102027678A

    公开(公告)日:2011-04-20

    申请号:CN200980116837.X

    申请日:2009-05-15

    Abstract: 本发明提供一种高速低功率锁存器,其包括三组晶体管。第一组晶体管基于具有非轨到轨或轨到轨电压摆动的时钟信号而为所述锁存器选择追踪模式或保持模式。第二组晶体管在所述追踪模式期间基于输入信号而捕获数据值且提供输出信号。第三组晶体管在所述保持模式期间存储所述数据值且提供所述输出信号。所述输入信号及输出信号具有轨到轨电压摆动。在另一方面中,信号产生器包括至少一个锁存器及一控制电路。所述锁存器接收时钟信号且产生输出信号。所述控制电路感测从所述输出信号导出的反馈信号的工作循环,且产生控制信号来调整所述锁存器的操作以获得所述反馈信号的50%的工作循环。

Patent Agency Ranking