-
公开(公告)号：CN115913242A
公开(公告)日：2023-04-04
申请号：CN202211321265.2
申请日：2022-10-26
Applicant: 西安空间无线电技术研究所
IPC: H03M1/66
Abstract: 本发明涉及一种基于对指数运算的数模转换电路，包括N个组成相同的数模转换单元，N个数模转换单元的输出信号并联相加。各个数模转换单元的输入信号相同，均为Vin，参考电压输入信号为等差数列。本发明首先对输入电压进行取对数运算，再进行减法运算，最后进行取指数运算。通过控制减法运算中的参考电压的等差数列就可以控制输入输出电压的等比例输出。因此只要精确控制减法运算中的参考电压的大小就实现任意比例的控制，而不需要控制具体的电路参数，使得数模转换电路的实现不依赖于具体电路的物理参数，极大降低了DAC电路的实现难度。
-
公开(公告)号：CN104991262A
公开(公告)日：2015-10-21
申请号：CN201510344653.6
申请日：2015-06-19
Applicant: 西安空间无线电技术研究所
IPC: G01S19/23
CPC classification number: G01S19/23
Abstract: 本发明提供了一种基于非相干积分平均的载噪比估计方法，可以对扩频体制的星载导航接收机的接收信号载噪比进行估计，具体步骤包括：1、当星载导航接收机信号跟踪稳定后，跟踪环路输出即时支路积分信号Ip(n)和Qp(n)到载噪比估计模块；(2)、分别对即时支路同相积分信号Ip(n)和即时支路正交积分信号Qp(n)进行非相干累加，得到同相累加值SI和正交累加值SQ；(3)、计算信噪比(4)、计算得到接收信号载噪比该方法通过对单次I/Q两路积分结果进行简单处理，实现载噪比估计，计算简单、占用资源少、估计精度高，易于在星载导航接收机中工程实现。
-
公开(公告)号：CN108132906B
公开(公告)日：2020-02-14
申请号：CN201711242957.7
申请日：2017-11-30
Applicant: 西安空间无线电技术研究所
IPC: G06F13/42
Abstract: 本发明公开了一种同步串口总线接收端抗干扰设计方法，在总线拓扑结构不规范、同步串口总线时钟速度较低的情况下，不改变标准硬件接收电路，在FPGA芯片内对同步串口信号采用使能控制、统一时钟、时分采样和三模判决进行处理，提高了信号接收的正确性和可靠性；对外围的RS422/RS485标准同步串口总线拓扑结构约束宽松，总线上的每一条分支长度没有严格限制；本发明抗脉冲干扰能力强，可以滤除总线上的偶发毛刺。
-
公开(公告)号：CN108132906A
公开(公告)日：2018-06-08
申请号：CN201711242957.7
申请日：2017-11-30
Applicant: 西安空间无线电技术研究所
IPC: G06F13/42
Abstract: 本发明公开了一种同步串口总线接收端抗干扰设计方法，在总线拓扑结构不规范、同步串口总线时钟速度较低的情况下，不改变标准硬件接收电路，在FPGA芯片内对同步串口信号采用使能控制、统一时钟、时分采样和三模判决进行处理，提高了信号接收的正确性和可靠性；对外围的RS422/RS485标准同步串口总线拓扑结构约束宽松，总线上的每一条分支长度没有严格限制；本发明抗脉冲干扰能力强，可以滤除总线上的偶发毛刺。
-
公开(公告)号：CN104991262B
公开(公告)日：2017-08-29
申请号：CN201510344653.6
申请日：2015-06-19
Applicant: 西安空间无线电技术研究所
IPC: G01S19/23
Abstract: 本发明提供了一种基于非相干积分平均的载噪比估计方法，可以对扩频体制的星载导航接收机的接收信号载噪比进行估计，具体步骤包括：1、当星载导航接收机信号跟踪稳定后，跟踪环路输出即时支路积分信号Ip(n)和Qp(n)到载噪比估计模块；(2)、分别对即时支路同相积分信号Ip(n)和即时支路正交积分信号Qp(n)进行非相干累加，得到同相累加值SI和正交累加值SQ；(3)、计算信噪比(4)、计算得到接收信号载噪比该方法通过对单次I/Q两路积分结果进行简单处理，实现载噪比估计，计算简单、占用资源少、估计精度高，易于在星载导航接收机中工程实现。
-
Patent Agency Ranking
公开(公告)号：CN106850037A
公开(公告)日：2017-06-13
申请号：CN201611193063.9
申请日：2016-12-21
Applicant: 西安空间无线电技术研究所
IPC: H04B7/185 , H04B17/309
CPC classification number: H04B7/18521 , H04B17/309
Abstract: 一种具有校准收发通道的多通道收发时延实时监测系统及方法如下：测量校准发射通道和校准接收通道的闭环时延和，该闭环时延和减去校准发射通道绝对时延，得到校准接收通道绝对时延；测量反射面星间链路发射通道和相控阵星间链路发射通道与校准接收通道的闭环时延和，这些闭环时延和减去校准接收通道绝对时延，得到反射面星间链路发射通道和相控阵星间链路发射通道绝对时延；测量校准发射通道与反射面星间链路接收通道和相控阵星间链路接收通道的闭环时延和，减去校准发射通道绝对时延，得到反射面星间链路接收通道和相控阵星间链路接收通道绝对时延。本发明实现了多通道收发时延实时监测，且具有测量的收发通道绝对时延准确的特点。
-
公开(公告)号：CN103218272B
公开(公告)日：2015-09-23
申请号：CN201310147118.2
申请日：2013-04-25
Applicant: 西安空间无线电技术研究所
IPC: G06F11/10
Abstract: 本发明涉及一种星载数字信号处理器翻转加固方法，通过星载数字信号处理器翻转加固系统实现，星载数字信号处理器翻转加固系统包括DSP芯片、ASIC芯片、PROM存储器和SRAM存储器，本发明的基本流程是采用程序片外运行+EDAC校验+ASIC技术+看门狗设计，同时利用抗辐照ASIC技术，将多种抗空间单粒子措施有机地融合在一起，形成了一个独立新颖的抗单粒子加固方法，使得系统不仅简化，提高了固有可靠性，硬件资源少、设计复杂性低、实现简单，同时大大降低了在恶劣辐射环境下DSP芯片运行时发生单粒子事件的概率。
-
公开(公告)号：CN103218272A
公开(公告)日：2013-07-24
申请号：CN201310147118.2
申请日：2013-04-25
Applicant: 西安空间无线电技术研究所
IPC: G06F11/10
Abstract: 本发明涉及一种星载数字信号处理器翻转加固方法，通过星载数字信号处理器翻转加固系统实现，星载数字信号处理器翻转加固系统包括DSP芯片、ASIC芯片、PROM存储器和SRAM存储器，本发明的基本流程是采用程序片外运行+EDAC校验+ASIC技术+看门狗设计，同时利用抗辐照ASIC技术，将多种抗空间单粒子措施有机地融合在一起，形成了一个独立新颖的抗单粒子加固方法，使得系统不仅简化，提高了固有可靠性，硬件资源少、设计复杂性低、实现简单，同时大大降低了在恶劣辐射环境下DSP芯片运行时发生单粒子事件的概率。
-
公开(公告)号：CN113691299B
公开(公告)日：2023-05-09
申请号：CN202110847227.X
申请日：2021-07-26
Applicant: 西安空间无线电技术研究所
IPC: H04B7/185 , H04B10/118 , H04J3/06
Abstract: 一种星间对称收发双向处理的与通信一体化的时频传递系统，包括光梳频综单元、星间激光通信终端、星间时频传递处理单元，采用对称收发处理的技术体制，通过与激光通信系统复用激光终端，使用激光通信信号来进行时间传递，使用激光载波信号来进行频率传递，可以与现有的激光通信单元复用，实现高精度时频频传递与通信的深度融合，有应用于下一代卫星导航系统的空间工程应用前景，具有广泛空间应用的潜力。
-
公开(公告)号：CN106230473B
公开(公告)日：2018-10-09
申请号：CN201610605498.3
申请日：2016-07-28
Applicant: 西安空间无线电技术研究所
IPC: H04B1/707 , H04B1/7087 , H04L27/227 , G01S19/37
Abstract: 本发明涉及一种DSSS_QPSK载波相位正交误差接收补偿系统及方法，属于信号处理技术领域，针对导航、通信领域采用的直接序列扩频正交信号(DSSS_QPSK)由于正交性下降解调性能损失的问题，在接收端对载波正交误差进行相位补偿，减少载波正交性下降引起的性能损失，降低发射端信号正交性的工程约束。本发明的系统可以有效降低载波正交性下降45°范围内的解调损失，防止载荷长期运行造成的解调性能下降；本发明的方法在不影响系统测量、数传性能的前提下，降低了发射信号载波正交性的工程约束。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.02 seconds)
