-
公开(公告)号：CN118263307A
公开(公告)日：2024-06-28
申请号：CN202410197957.3
申请日：2024-02-22
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
IPC: H01L29/778 , H01L29/06 , H01L21/335 , H01L21/56
Abstract: 本发明公开了一种p‑GaN栅增强型MIS‑HEMT器件及其制备方法，涉及半导体技术领域，包括：多层功能层；p型氮化镓层，位于多层功能层的一侧；源极和漏极，位于多层功能层的一侧，且源极和漏极分别位于p型氮化镓层的两侧，源极和漏极至少部分延伸至多层功能层中；介质层，覆盖源极、漏极、P型氮化镓层和暴露出来的多层功能层，介质层包括第一开口和第二开口，第一开口暴露出源极，第二开口暴露出漏极，介质层还包括凹槽，沿垂直于多层功能层的厚度的方向，凹槽的正投影与p型氮化镓层的正投影交叠；栅极，至少部分位于凹槽上，至少部分位于介质层上。本发明能够提升器件的长期可靠性。
-
公开(公告)号：CN118173596A
公开(公告)日：2024-06-11
申请号：CN202410249511.0
申请日：2024-03-05
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
IPC: H01L29/778 , H01L21/329 , H01L29/423 , H01L29/51 , H01L29/06
Abstract: 本发明公开了一种p‑GaN栅增强型HEMT器件及其制备方法，涉及半导体晶体管技术领域。该器件包括由下而上依次层叠设置的衬底层、成核层、缓冲层、沟道层和势垒层，以及在势垒层的上表面依次间隔设置的源电极、p‑GaN栅和漏电极，p‑GaN栅包括第一部分和第二部分，第一部分和第二部分沿源电极和漏电极之间的连线方向间隔设置；该器件还包括第一介质层和第二介质层，第一介质层填充在第一部分和第二部分之间，第二介质层覆盖于势垒层的第一表面、p‑GaN栅的上表面、p‑GaN栅朝向源电极一侧的表面、p‑GaN朝向漏电极一侧的表面、源电极的上表面、源电极朝向p‑GaN栅一侧的表面、漏电极的上表面、漏电极朝向p‑GaN栅一侧的表面；第一介质层的材质为Al2O3，第二介质层的材质为Si3N4。
-
公开(公告)号：CN118064832A
公开(公告)日：2024-05-24
申请号：CN202410221326.0
申请日：2024-02-28
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
Abstract: 本发明涉及一种氧化镓薄膜及其制备方法，制备方法，包括以下步骤：S1：获取衬底；S2：对所述衬底的表面进行溅射清洗，得到预溅射后的衬底；S3：对所述预溅射后的衬底施加偏置电压，同时在所述预溅射后的衬底表面生长氧化镓薄膜；S4：对所述氧化镓薄膜进行真空原位退火。本发明通过在预溅射后的衬底施加偏置电压，并生长氧化镓薄膜，提高氧化镓薄膜的稳定性、质量和结晶度，使得氧化镓薄膜晶粒择优取向生长，降低了氧化镓薄膜的制备成本。
-
公开(公告)号：CN117712170A
公开(公告)日：2024-03-15
申请号：CN202311705188.5
申请日：2023-12-12
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
IPC: H01L29/78 , H01L21/34 , H01L29/423 , H01L29/10 , H01L29/24
Abstract: 本发明涉及一种高压增强型氧化镓场效应晶体管及其制作方法，晶体管包括衬底层、缓冲层、沟道层、源极、漏极、栅介质层、栅极、场介质层、第一场板和第二场板。本发明在栅极区域鳍式沟道的基础上，采用多沟道鳍式沟道，即设置了多个鳍栅控制的沟道，多个鳍式沟道的设置在不影响栅极控制能力的基础上，变相增加了沟道的宽度，从而减小栅极区域沟道的导通电阻，提高器件的导通电流。
-
公开(公告)号：CN118156131A
公开(公告)日：2024-06-07
申请号：CN202410395269.8
申请日：2024-04-02
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
IPC: H01L21/335 , H01L29/423 , H01L29/778 , H01L29/06 , H01L29/417
Abstract: 本发明涉及一种具有支撑结构的浮空T型栅HEMT器件及其制备方法，该制备方法包括：在衬底层上制备异质结结构；在源电极欧姆区域和漏电极欧姆区域的势垒层上分别制备源电极和漏电极；在源电极和漏电极之间有源区的势垒层上制备钝化层；去除栅电极区域的钝化层，以形成位于所述栅电极区域两侧的第一钝化子层和第二钝化子层；制备浮空T型栅电极，浮空T型栅电极包括栅脚和栅帽；将电极引出，完成浮空T型栅HEMT器件的制备。本发明既实现了在不引入额外寄生电容的情况下，对浮空T型栅电极的表面进行了钝化，又能对浮空T型栅的栅帽进行支撑，提高了工作频率，改善其射频功率特性，提高器件制备良率，降低了成本。
-
Patent Agency Ranking
公开(公告)号：CN118098965A
公开(公告)日：2024-05-28
申请号：CN202410163793.2
申请日：2024-02-05
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
IPC: H01L21/335 , H01L29/778
Abstract: 本发明涉及一种基于自终止刻蚀工艺的增强型器件及其制备方法，包括以下步骤：S1：在衬底层的表面自下而上依次形成成核层、缓冲层、沟道层、势垒层和GaN层，势垒层含有Al离子；S2：对栅极区域外的GaN层进行F离子注入，形成F离子注入层；S3：对F离子注入层进行刻蚀，当刻蚀到F离子注入层和势垒层的界面处时，F离子和Al离子在势垒层的表面形成AlF3保护层；S4：去除AlF3保护层以露出势垒层；本发明通过形成F离子注入层，刻蚀过程中，势垒层表面形成AlF3保护层，从而实现自终止效果，避免刻蚀对沟道中的二维电子气造成损伤，降低因刻蚀所带来的表面态和缺陷，有效减小器件的栅极泄漏电流，提升器件的整体性能。
-
公开(公告)号：CN118073411A
公开(公告)日：2024-05-24
申请号：CN202410216094.X
申请日：2024-02-27
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
IPC: H01L29/778 , H01L21/335 , H01L29/417
Abstract: 本发明公开了一种肖特基/欧姆混合漏极结构的低阻高击穿GaN基HEMT器件及其制备方法，通过引入第一嵌套矩形沟槽和第二嵌套矩形沟槽将接触形式扩展到了三维立体层面，能显著增大欧姆金属与异质结沟道处的接触面积，将进一步减小GaN基HEMT器件的欧姆接触电阻；在不减少接触面积的同时，大量减少小尺寸孔阵的分布，减少金属尖峰毛刺的产生，从而优化电压分布，提高击穿电压；利用肖特基/欧姆混合漏电极在不改变源漏实际间距下，等效缩短源漏间距，进一步缩小器件特征尺寸，从而提高其工作频率，提高其射频功率特性，同时，漏电极肖特基金属的引入能提高漏极击穿电压。
-
公开(公告)号：CN117673138A
公开(公告)日：2024-03-08
申请号：CN202311697067.0
申请日：2023-12-11
Applicant: 西安电子科技大学 , 西安电子科技大学芜湖研究院
IPC: H01L29/778 , H01L21/335
Abstract: 本发明涉及一种多级槽终端耐压结构的GaN HEMT器件及其制备方法，所述GaN HEMT器件包括从下至上依次层叠设置的衬底层、成核层、缓冲层、GaN沟道层、AlGaN势垒层，AlGaN势垒层的上表面设置有N个第一凹槽，N＞1；源极和漏极分别设置于AlGaN势垒层上表面的两端；介质层设置于AlGaN势垒层、源极和漏极上；栅极设置于介质层上，且N个第一凹槽和N个第二凹槽位于栅极和漏极之间。本发明的GaN HEMT器件在保证器件性能的同时，进一步通过重新分配栅极靠近漏极的高电场来延缓雪崩过程，提高GaN基功率器件的工作电压。
-
公开(公告)号：CN118116954A
公开(公告)日：2024-05-31
申请号：CN202410229168.3
申请日：2024-02-29
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
IPC: H01L29/06 , H01L29/20 , H01L29/205 , H01L29/778 , H01L21/335 , H01L21/02
Abstract: 本发明公开了一种基于Ga空位工程调控的GaN HEMT外延结构及制备方法，该外延结构包括：包括衬底层；以及依次层叠在衬底层上的AlN成核层、AlGaN缓冲层、Ga空位工程缓冲层、GaN高阻层、GaN沟道层、AlN插入层、AlGaN势垒层和GaN帽层；其中，Ga空位工程缓冲层为周期性结构或渐变式结构。本发明在原有外延层结构的基础上创新性地引入了Ga空位工程缓冲层，利用Ga空位工程缓冲层的调控功能可以有效提升后续器件的性能和可靠性。
-
公开(公告)号：CN118099279A
公开(公告)日：2024-05-28
申请号：CN202410216090.1
申请日：2024-02-27
Applicant: 西安电子科技大学芜湖研究院 , 西安电子科技大学
IPC: H01L31/18 , H01L31/109 , H01L31/032 , C23C14/35 , C23C14/08 , C23C14/58 , C23C14/02 , C23C16/40 , C23C16/50 , C23C28/04
Abstract: 本发明涉及一种氧化镓薄膜光电探测器及其制备方法，制备方法包括步骤：S1、提供衬底；S2、采用射频磁控溅射方法在所述衬底上生长氧化镓薄膜层，并在溅射氧化镓薄膜层的过程中对所述衬底施加偏压；S3、对所述氧化镓薄膜层进行退火处理；S4、在所述氧化镓薄膜层上生长二氧化硅图形层；S5、制备叉指电极，使得所述叉指电极的叉指部分交替分布在所述氧化镓薄膜层上，叉指连接部分位于所述二氧化硅图形层上，并对所述叉指电极进行退火以使所述叉指部分和所述氧化镓薄膜层形成欧姆接触，得到氧化镓薄膜光电探测器。该方法解决了现有方法薄膜结晶度不足、器件制备成本较高、暗电流高、响应速度慢等问题。
-
-
-
-
-
-
-
-
-
Search Results
149
records
(took 0.108 seconds)
