-
公开(公告)号:CN113990867A
公开(公告)日:2022-01-28
申请号:CN202111044645.1
申请日:2021-09-07
申请人: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC分类号: H01L27/088 , H01L27/092
摘要: 本发明公开了一种硅基氮化镓单片集成电路,涉及集成电路技术领域,包括:衬底;位于衬底一侧的外延结构;外延结构包括第一开口和第二开口,沿垂直于衬底所在平面的方向,第一开口及第二开口均贯穿外延结构;其中,第一开口包括负压产生器,第二开口包括氮化镓晶体管,且负压产生器与所述氮化镓晶体管电连接。本发明通过在同一衬底上单片集成负压产生器和氮化镓晶体管,实现了硅CMOS负压产生器和氮化镓射频集成电路的近距离、紧凑集成,不仅能够减小最终电路的体积、减少封装成本,同时也可以抑制引线延迟,提高了整个电路的可靠性。
-
公开(公告)号:CN115001471A
公开(公告)日:2022-09-02
申请号:CN202210654437.1
申请日:2022-06-10
申请人: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC分类号: H03K17/687
摘要: 本发明公开了一种氮化镓反射式单刀八掷开关,包括:输入端、输入电容、第一微带传输线和八条支路,各支路包括:第二微带传输线、第三微带传输线、氮化镓HEMT、控制电压信号端、隔离电阻、输出电容、隔直电容、输出端和第一节点;其中,第一微带传输线的一端经输入电容连接至输入端、另一端与第二微带传输线连接,第二微带传输线串接第三微带传输线和输出电容,输出电容与输出端连接;第一节点位于第二微带传输线与第三微带传输线之间,氮化镓HEMT的漏电极与第一节点连接、栅电极经隔离电阻连接至控制电压信号端、源电极经隔直电容接地。上述单刀八掷开关工作于24.25GHz~33GHz,具有工作频带宽、在导通状态下插入损耗小的优点。
-
公开(公告)号:CN114420750A
公开(公告)日:2022-04-29
申请号:CN202111449064.6
申请日:2021-11-30
申请人: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC分类号: H01L29/417 , H01L29/778 , H01L21/283 , H01L21/335
摘要: 本发明涉及一种基于自组装掩膜技术的欧姆接触结构制备方法及器件,该方法包括:选取具有氮化镓异质结结构的晶圆;在晶圆表面淀积掩膜层,掩膜层包括自下而上依次层叠设置的介质掩膜层和金属掩膜层;进行快速热退火处理,以使金属掩膜层自发收缩团聚,形成若干纳米尺度孔洞;在晶圆上需要制备欧姆接触的区域,利用刻蚀工艺依次刻蚀掉纳米尺度孔洞下方的介质掩膜层、复合势垒层和部分沟道层,形成欧姆接触区;在欧姆接触区沉积欧姆接触金属,并对其进行快速热退火处理,使欧姆接触金属与二维电子气沟道形成欧姆接触结构。本发明方法实现了图形尺度为纳米量级的掩膜层,而且降低了工艺成本与工艺复杂度,提升了工艺良率。
-
公开(公告)号:CN115064577A
公开(公告)日:2022-09-16
申请号:CN202210492878.6
申请日:2022-05-07
申请人: 西安电子科技大学 , 西安电子科技大学广州研究院
IPC分类号: H01L29/06 , H01L29/872 , H01L21/329
摘要: 本发明公开了一种GaN基异质结横向肖特基二极管及其制备方法,制备出的二极管包括:自下而上依次层叠设置的衬底层、成核层、过渡层、缓冲层、沟道层、插入层、势垒层、帽层;从帽层表面开始自上而下直至沟道层内部刻蚀有凹槽,在凹槽内设置有阳极,阳极覆盖帽层的部分区域;在凹槽还设置有介质层,介质层包裹阳极直至插入层内部或势垒层内部,阳极与帽层部分区域之间设置有介质层;阳极的部分区域覆盖介质层,可以减少由阳极向各层内壁泄露电流的路径,从而降低器件工作漏电流。另外介质层可以增加阳极金属与二维电子气沟道的等效电学距离,有效减少二极管的阳极寄生电容。
-
公开(公告)号:CN114005867A
公开(公告)日:2022-02-01
申请号:CN202111070445.3
申请日:2021-09-13
申请人: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC分类号: H01L29/06 , H01L29/45 , H01L29/778 , H01L21/28 , H01L21/335 , H01L27/07
摘要: 本发明涉及一种高电子迁移率异质结结构及制备方法、二极管、晶体管,异质结结构包括:衬底、复合缓冲区、沟道层、复合势垒区、离子注入区、凹槽和欧姆接触电极,衬底、复合缓冲区、沟道层、复合势垒区依次层叠;离子注入区贯穿复合势垒区且位于沟道层中,位于沟道层中的离子注入区部分形成n型掺杂;凹槽位于离子注入区中,同时贯穿复合势垒区且位于沟道层中;欧姆接触电极填充凹槽。该异质结结构中,沟道层中的离子注入区形成n型重掺杂,离子注入区中的欧姆接触电极与离子注入区的n型重掺杂之间形成良好的接触,从而实现了具有极低阻值的欧姆接触电极。
-
公开(公告)号:CN114005866A
公开(公告)日:2022-02-01
申请号:CN202111070444.9
申请日:2021-09-13
申请人: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC分类号: H01L29/06 , H01L29/778 , H01L21/335 , H01L27/07
摘要: 本发明涉及一种GaN高电子迁移率异质结结构及制备方法、二极管、晶体管,异质结结构包括:衬底、复合缓冲区、沟道层、复合势垒区、凹槽、重掺杂半导体接触区和欧姆接触电极,衬底、复合缓冲区、沟道层、复合势垒区依次层叠;凹槽贯穿复合势垒区且位于沟道层中;重掺杂半导体接触区填充在凹槽中,重掺杂半导体接触区的材料为n型重掺杂非三族氮化物材料;欧姆接触电极位于重掺杂半导体接触区上。该GaN高电子迁移率异质结结构中重掺杂半导体接触区选择与GaN的导带底能级相近的非三族氮化物半导体材料,有利于实现金属电极与GaN结构二维电子气之间较低的欧姆接触阻值,同时能够减少欧姆接触工艺步骤对晶圆的负面影响,提高器件的良率和可靠性。
-
公开(公告)号:CN113341664A
公开(公告)日:2021-09-03
申请号:CN202110396502.0
申请日:2021-04-13
申请人: 西安电子科技大学广州研究院 , 西安电子科技大学
摘要: 本发明涉及一种凹陷型SOI衬底电子束套刻对准标记结构及其制备方法,该方法包括:S1:清洗SOI衬底;S2:在SOI衬底上涂覆反转光刻胶;S3:利用对准标记掩模版,采用光刻反转工艺在反转光刻胶上形成对准标记光刻图形;S4:根据对准标记光刻图形,在没有被反转光刻胶覆盖的区域进行干法刻蚀处理,刻蚀完成后去除样品表面残留的反转光刻胶,得到凹陷型电子束套刻对准标记;其中,凹陷型电子束套刻对准标记为尺寸≥20μm×20μm,深度≥500nm的方形结构;凹陷型电子束套刻对准标记的外周凹槽的宽度≥50μm。本发明的方法,利用光刻反转工艺在反转光刻胶上形成对准标记光刻图形后,只需通过一次刻蚀即可得到凹陷型对准标记,制备工艺流程更为简单。
-
-
-
-
-
-