-
公开(公告)号：CN116828728A
公开(公告)日：2023-09-29
申请号：CN202310619525.2
申请日：2023-05-29
申请人： 西安瑞特三维科技有限公司 , 中国电子科技集团公司第十研究所
摘要： 本发明提供一种板内集成3D打印叠层电容的方法，解决现有3D打印电容通常为单层叉指形平板电容或者只是打印电容电极以及通过沟槽填充封装后形成单个电容结构，其形成的单体电容精度难以控制，很难灵活集成于现有的电子线路板中的问题。本方法根据实际电子线路中对于电容容值的需要以及集成区域所允许的面积大小，按照叠层片式电容公式计算出所需要打印电容的层数，通过在底层电子线路基板上预留电容区域打印叠层片式电容，在电容打印完成后，中间层线路芯板采用胶膜与带电容的底层电子线路基板进行真空热压成型，随后采用填胶方式对缝隙进行填充，通过磨板的方式保证填胶面的平整度，最终通过与顶层电路板装配热压成型形成板内3D打印电容的集成。
-
公开(公告)号：CN117915565A
公开(公告)日：2024-04-19
申请号：CN202311725253.0
申请日：2023-12-15
申请人： 西安瑞特三维科技有限公司
IPC分类号： H05K3/00 , G06F30/20 , G06F113/10
摘要： 本发明提供了一种面向电子增材制造技术的曲面多层电路切片及路径轨迹生成方法，能够快速实现多层电路中导电线路和介质层打印轨迹的快速生成，解决EDA设计文件到电路增材制造数据文件的转换。本发明主要是通过将EDA设计的文件导出为.dwg/.dxf/.odb++格式后，导入三维建模软件MCAD后，将模型进行包覆设计，并进行导电体和介质体特征模型组合。针对特征体组合形成的模型，以CAM模块为基础，通过分层设计实现介质体和导电体模型打印路径轨迹的生成，满足增材制造装备的曲面多层电路复合打印制造数据传输的问题。
-
公开(公告)号：CN118039506A
公开(公告)日：2024-05-14
申请号：CN202410148254.1
申请日：2024-02-01
申请人： 西安瑞特三维科技有限公司
IPC分类号： H01L21/60 , H01L23/498 , B33Y10/00 , B33Y80/00
摘要： 本发明提供了一种3D打印芯片引线互连的方法，解决了现有封装后芯片焊接于薄膜基材上厚度过大、温度敏感型基材芯片焊接变形损伤和温/压敏感型芯片金丝键合、焊接等过程易碎损伤等问题。该方法包括芯片安装位置点胶固定、芯片围挡栏制备、芯片管脚引线区表面处理、3D打印互连引线、激光固化与烧结、封装六个步骤，能够实现裸芯与薄膜基材上线路的互连，降低薄膜器件的厚度、增大对于非耐温基材的适用程度以及对于压力温度敏感的器件适用范围。
-
公开(公告)号：CN117912782A
公开(公告)日：2024-04-19
申请号：CN202410141411.6
申请日：2024-02-01
申请人： 西安瑞特三维科技有限公司
摘要： 本发明提供了3D打印制备耐功率电阻器件的方法，解决了现有3D打印电阻器件方法未考虑打印电阻的耐功率特性以及在工况下热载荷所导致的失效、电阻值不稳定等特性的不足之处。本发明通过对打印电阻区域底层采用高导热衬底机制层过渡设计、打印电阻与电极分离以及打印电阻本身表面和形状控制等方式有效提高打印电阻器件的耐功率特性。相比现有3D打印电阻，本发明将电阻设计为独立单元，不直接与基板、电极相连，避免了原有电极根部服役过程中受热应力开裂导致电阻未达到额定功率值而提前失效，同时又可以改善由于电极间距尺寸控制不均匀而导致电阻一致差的问题，能够进一步提升3D打印电阻的耐功率值以及电阻值的精度。
-
-
-
搜索结果
4 条记录 (耗时 0.059 秒)
