形成具有屏蔽栅极的碳化硅器件的方法

    公开(公告)号:CN105702715B

    公开(公告)日:2021-05-25

    申请号:CN201510917326.5

    申请日:2015-12-10

    Abstract: 本公开涉及形成具有屏蔽栅极的碳化硅器件的方法,其中,提供了一种碳化硅半导体衬底,其具有彼此横向间隔开并且在主表面之下的多个第一掺杂区域,以及形成从主表面延伸到在第一掺杂区域之上的第三掺杂区域的第二掺杂区域。形成从主表面延伸到第一掺杂区域的第四掺杂区域。形成具有布置在第一掺杂区域中的一个区域的一部分之上的底部的栅极沟槽。对衬底应用高温步骤从而沿着沟槽的侧壁对碳化硅原子进行重排列并且在栅极沟槽中形成圆角。从衬底去除在高温步骤期间沿着栅极沟槽的侧壁形成的表面层。

    形成具有屏蔽栅极的碳化硅器件的方法

    公开(公告)号:CN113130634A

    公开(公告)日:2021-07-16

    申请号:CN202110393910.0

    申请日:2015-12-10

    Abstract: 本公开涉及形成具有屏蔽栅极的碳化硅器件的方法,其中,提供了一种碳化硅半导体衬底,其具有彼此横向间隔开并且在主表面之下的多个第一掺杂区域,以及形成从主表面延伸到在第一掺杂区域之上的第三掺杂区域的第二掺杂区域。形成从主表面延伸到第一掺杂区域的第四掺杂区域。形成具有布置在第一掺杂区域中的一个区域的一部分之上的底部的栅极沟槽。对衬底应用高温步骤从而沿着沟槽的侧壁对碳化硅原子进行重排列并且在栅极沟槽中形成圆角。从衬底去除在高温步骤期间沿着栅极沟槽的侧壁形成的表面层。

    宽带隙半导体器件
    5.
    发明公开

    公开(公告)号:CN116978927A

    公开(公告)日:2023-10-31

    申请号:CN202310474801.0

    申请日:2023-04-27

    Inventor: T·艾钦格

    Abstract: 提出一种宽带隙半导体器件。宽带隙半导体器件包括:半导体本体,具有第一表面和沿着垂直方向与第一表面相对的第二表面。多个沟槽栅极结构从第一表面延伸到半导体本体中。多个沟槽栅极结构包括栅电极结构和布置在栅电极结构与半导体本体之间的栅极介电结构。栅极介电结构包括高k介电层。宽带隙半导体器件还包括多个台面区。多个沟槽栅极结构中的沟槽栅极结构的第一侧壁邻接多个台面区中的第一台面区,并且沟槽栅极结构的第二侧壁邻接多个台面区中的第二台面区。第一台面区包括邻接第一侧壁的第一导电类型的本体区。第二台面区包括第一导电类型的屏蔽区。屏蔽区的底侧具有比第一台面区中的本体区的底侧更大的到第一表面的第一垂直距离。

    形成具有屏蔽栅极的碳化硅器件的方法

    公开(公告)号:CN113130634B

    公开(公告)日:2023-07-25

    申请号:CN202110393910.0

    申请日:2015-12-10

    Abstract: 本公开涉及形成具有屏蔽栅极的碳化硅器件的方法,其中,提供了一种碳化硅半导体衬底,其具有彼此横向间隔开并且在主表面之下的多个第一掺杂区域,以及形成从主表面延伸到在第一掺杂区域之上的第三掺杂区域的第二掺杂区域。形成从主表面延伸到第一掺杂区域的第四掺杂区域。形成具有布置在第一掺杂区域中的一个区域的一部分之上的底部的栅极沟槽。对衬底应用高温步骤从而沿着沟槽的侧壁对碳化硅原子进行重排列并且在栅极沟槽中形成圆角。从衬底去除在高温步骤期间沿着栅极沟槽的侧壁形成的表面层。

Patent Agency Ranking