公开(公告)号：CN104081465A

公开(公告)日：2014-10-01

申请号：CN201180075942.0

申请日：2011-12-28

Applicant: 英特尔公司

Inventor： D.科布拉 ,  D.齐默曼 ,  V.纳塔拉简

IPC: G11C29/18

Abstract: 本文描述了用于存储器电路测试引擎的通用地址加扰器。存储装置的一个实施例包括：存储器堆叠，其具有耦合的存储元件中的一个或多个；内置自测试电路，包括通用可编程地址加扰器用于存储元件的逻辑地址到物理地址的映射；以及一个或多个寄存器，用于为通用可编程地址加扰器保存编程值。

公开(公告)号：CN109213706A

公开(公告)日：2019-01-15

申请号：CN201810706635.1

申请日：2018-07-02

Applicant: 英特尔公司

Inventor： R.伊利卡尔 ,  A.桑卡拉纳拉雅南 ,  D.齐默曼 ,  P.M.马罗利亚 ,  S.苏布哈尚德拉 ,  D.明特恩

IPC: G06F13/16 ,  G06F13/40

Abstract: 实施例的方面针对用于访问作为存储器的存储设备的系统、装置和方法。实施例包括微处理器，其包括微处理器系统代理和现场可编程门阵列（FPGA）。FPGA包括处理跨通信链路从微处理器系统代理接收的存储器访问请求的FPGA系统代理；通信地耦合到系统代理的存储器控制器；和链接系统代理与存储系统的高速串行接口。实施例能够也包括通过高速串行接口连接到FPGA的存储装置。

公开(公告)号：CN103999162A

公开(公告)日：2014-08-20

申请号：CN201180075840.9

申请日：2011-12-23

Applicant: 英特尔公司

Inventor： J-S.杨 ,  D.科布拉 ,  L.居 ,  D.齐默曼

IPC: G11C29/00 ,  G11C29/42 ,  H01L23/48 ,  G11C5/02 ,  G11C5/06

CPC classification number: G11C29/70 ,  G11C29/025 ,  G11C29/04 ,  G11C29/4401 ,  G11C29/702 ,  G11C29/785 ,  G11C29/846 ,  G11C2213/71 ,  H01L22/22 ,  H01L23/481 ,  H01L25/0657 ,  H01L2225/06544 ,  H01L2225/06596 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本文描述了用于堆叠存储器架构的自修复逻辑。存储装置的一个实施例包括存储器堆叠和与存储器堆叠耦合的系统元件，存储器堆叠具有包括第一存储器管芯元件的一个或多个存储器管芯元件。第一存储器管芯元件包括多个硅通孔（TSV）和自修复逻辑，TSV包括数据TSV和一个或多个备用TSV，自修复逻辑用于修复多个数据TSV的有缺陷TSV的操作，对有缺陷TSV的操作的修复包括利用一个或多个备用TSV。

公开(公告)号：CN104205233B

公开(公告)日：2017-06-23

申请号：CN201280072098.0

申请日：2012-03-30

Applicant: 英特尔公司

Inventor： D.科布拉 ,  D.齐默曼 ,  V.K.纳塔拉简

IPC: G11C29/12 ,  G11C11/4063

CPC classification number: G06F11/27 ,  G11C29/16 ,  G11C29/4401 ,  G11C2029/0405 ,  G11C2029/0407 ,  G11C2029/4402

Abstract: 本发明公开了用于堆叠的存储器架构的内建自测试。存储器设备的实施例包括：存储器堆叠，其包括一个或多个DRAM（动态随机存取存储器）元件；和用于控制存储器堆叠的系统元件。所述系统元件包括用以针对存储器堆叠而生成写测试事件或读测试事件的内建自测试（BIST）引擎、用以从BIST引擎接收用于写测试事件或读测试事件的测试数据的测试接口，以及存储器控制器，存储器控制用以从测试接口接收测试数据的至少一部分并且在存储器堆叠的DRAM元件处实现写测试事件或读测试事件。

公开(公告)号：CN104205233A

公开(公告)日：2014-12-10

申请号：CN201280072098.0

申请日：2012-03-30

Applicant: 英特尔公司

Inventor： D.科布拉 ,  D.齐默曼 ,  V.K.纳塔拉简

IPC: G11C29/12 ,  G11C11/4063

CPC classification number: G06F11/27 ,  G11C29/16 ,  G11C29/4401 ,  G11C2029/0405 ,  G11C2029/0407 ,  G11C2029/4402

Abstract: 本发明公开了用于堆叠的存储器架构的内建自测试。存储器设备的实施例包括：存储器堆叠，其包括一个或多个DRAM（动态随机存取存储器）元件；和用于控制存储器堆叠的系统元件。所述系统元件包括用以针对存储器堆叠而生成写测试事件或读测试事件的内建自测试（BIST）引擎、用以从BIST引擎接收用于写测试事件或读测试事件的测试数据的测试接口，以及存储器控制器，存储器控制用以从测试接口接收测试数据的至少一部分并且在存储器堆叠的DRAM元件处实现写测试事件或读测试事件。

公开(公告)号：CN104081465B

公开(公告)日：2020-05-19

申请号：CN201180075942.0

申请日：2011-12-28

Applicant: 英特尔公司

Inventor： D.科布拉 ,  D.齐默曼 ,  V.纳塔拉简

IPC: G11C29/18

Abstract: 本文描述了用于存储器电路测试引擎的通用地址加扰器。存储装置的一个实施例包括：存储器堆叠，其具有耦合的存储元件中的一个或多个；内置自测试电路，包括通用可编程地址加扰器用于存储元件的逻辑地址到物理地址的映射；以及一个或多个寄存器，用于为通用可编程地址加扰器保存编程值。

公开(公告)号：CN104205234B

公开(公告)日：2017-07-11

申请号：CN201280072125.4

申请日：2012-03-30

Applicant: 英特尔公司

Inventor： D.科布拉 ,  D.齐默曼 ,  J.C.约翰逊 ,  V.K.纳塔拉詹

IPC: G11C29/12

CPC classification number: G11C29/18 ,  G11C11/40 ,  G11C29/36

Abstract: 一种用于存储器电路测试引擎的通用数据加扰器。存储器设备的实施例包括：存储器；用于存储器的存储器控制器；用于存储器的测试的内建自测试（BIST）电路；以及用于根据针对存储器的加扰算法来加扰数据的通用数据加扰器，其中每一个算法基于用于数据的地址的值。通用数据加扰器包括：保持用于算法的每个可能结果的值的可编程查找表，该查找表生成一组数据因子；以及用于将数据与数据因子组合以生成扰码数据的逻辑。

公开(公告)号：CN105513647A

公开(公告)日：2016-04-20

申请号：CN201610026970.8

申请日：2011-12-23

Applicant: 英特尔公司

Inventor： J-S.杨 ,  D.科布拉 ,  L.居 ,  D.齐默曼

IPC: G11C29/44

CPC classification number: G11C29/4401

Abstract: 本文描述了用于堆叠存储器架构的自修复逻辑。存储装置的一个实施例包括存储器堆叠和与存储器堆叠耦合的系统元件，存储器堆叠具有包括第一存储器管芯元件的一个或多个存储器管芯元件。第一存储器管芯元件包括多个硅通孔（TSV）和自修复逻辑，TSV包括数据TSV和一个或多个备用TSV，自修复逻辑用于修复多个数据TSV的有缺陷TSV的操作，对有缺陷TSV的操作的修复包括利用一个或多个备用TSV。

公开(公告)号：CN104205234A

公开(公告)日：2014-12-10

申请号：CN201280072125.4

申请日：2012-03-30

Applicant: 英特尔公司

Inventor： D.科布拉 ,  D.齐默曼 ,  J.C.约翰逊 ,  V.K.纳塔拉詹

IPC: G11C29/12

CPC classification number: G11C29/18 ,  G11C11/40 ,  G11C29/36

Abstract: 一种用于存储器电路测试引擎的通用地址加扰器。存储器设备的实施例包括：存储器；用于存储器的存储器控制器；用于存储器的测试的内建自测试（BIST）电路；以及用于根据针对存储器的加扰算法来加扰数据的通用数据加扰器，其中每一个算法基于用于数据的地址的值。通用数据加扰器包括：保持用于算法的每个可能结果的值的可编程查找表，该查找表生成一组数据因子；以及用于将数据与数据因子组合以生成扰码数据的逻辑。