公开(公告)号：CN104205233B

公开(公告)日：2017-06-23

申请号：CN201280072098.0

申请日：2012-03-30

Applicant: 英特尔公司

Inventor： D.科布拉 ,  D.齐默曼 ,  V.K.纳塔拉简

IPC: G11C29/12 ,  G11C11/4063

CPC classification number: G06F11/27 ,  G11C29/16 ,  G11C29/4401 ,  G11C2029/0405 ,  G11C2029/0407 ,  G11C2029/4402

Abstract: 本发明公开了用于堆叠的存储器架构的内建自测试。存储器设备的实施例包括：存储器堆叠，其包括一个或多个DRAM（动态随机存取存储器）元件；和用于控制存储器堆叠的系统元件。所述系统元件包括用以针对存储器堆叠而生成写测试事件或读测试事件的内建自测试（BIST）引擎、用以从BIST引擎接收用于写测试事件或读测试事件的测试数据的测试接口，以及存储器控制器，存储器控制用以从测试接口接收测试数据的至少一部分并且在存储器堆叠的DRAM元件处实现写测试事件或读测试事件。

公开(公告)号：CN104205233A

公开(公告)日：2014-12-10

申请号：CN201280072098.0

申请日：2012-03-30

Applicant: 英特尔公司

Inventor： D.科布拉 ,  D.齐默曼 ,  V.K.纳塔拉简

IPC: G11C29/12 ,  G11C11/4063

CPC classification number: G06F11/27 ,  G11C29/16 ,  G11C29/4401 ,  G11C2029/0405 ,  G11C2029/0407 ,  G11C2029/4402

Abstract: 本发明公开了用于堆叠的存储器架构的内建自测试。存储器设备的实施例包括：存储器堆叠，其包括一个或多个DRAM（动态随机存取存储器）元件；和用于控制存储器堆叠的系统元件。所述系统元件包括用以针对存储器堆叠而生成写测试事件或读测试事件的内建自测试（BIST）引擎、用以从BIST引擎接收用于写测试事件或读测试事件的测试数据的测试接口，以及存储器控制器，存储器控制用以从测试接口接收测试数据的至少一部分并且在存储器堆叠的DRAM元件处实现写测试事件或读测试事件。