公开(公告)号：CN109213706A

公开(公告)日：2019-01-15

申请号：CN201810706635.1

申请日：2018-07-02

Applicant: 英特尔公司

Inventor： R.伊利卡尔 ,  A.桑卡拉纳拉雅南 ,  D.齐默曼 ,  P.M.马罗利亚 ,  S.苏布哈尚德拉 ,  D.明特恩

IPC: G06F13/16 ,  G06F13/40

Abstract: 实施例的方面针对用于访问作为存储器的存储设备的系统、装置和方法。实施例包括微处理器，其包括微处理器系统代理和现场可编程门阵列（FPGA）。FPGA包括处理跨通信链路从微处理器系统代理接收的存储器访问请求的FPGA系统代理；通信地耦合到系统代理的存储器控制器；和链接系统代理与存储系统的高速串行接口。实施例能够也包括通过高速串行接口连接到FPGA的存储装置。

公开(公告)号：CN112054963A

公开(公告)日：2020-12-08

申请号：CN202010218842.X

申请日：2020-03-25

Applicant: 英特尔公司

Inventor： P.M.马罗利亚 ,  R.M.桑卡兰 ,  A.拉吉 ,  N.雅尼 ,  P.萨兰加姆 ,  R.O.沙普

IPC: H04L12/771 ,  H04L12/747 ,  H04L12/861 ,  G06F13/28 ,  G06F12/1081

Abstract: 本发明的主题是“用于异构计算环境中的数据传输的网络接口”。网络接口控制器可以被编程为经由或者主机到设备架构或者加速器架构将接收的数据直接写入到存储器缓冲器。对于要被写入到与加速器设备相关联的存储器缓冲器的所接收的分组，网络接口控制器可以确定接收的分组的目的地存储器地址的地址转换并且确定是否使用辅助头。如果已转换地址可得并且要使用辅助头，则使用直接存储器存取（DMA）引擎来经由加速器架构将接收的分组的一部分复制到与地址转换相关联的目的地存储器缓冲器。因此，可以避免通过主机到设备架构将接收的分组的一部分复制到目的地存储器并且可以减少用于加速器绑定业务的主机到设备架构的使用。