-
公开(公告)号：CN115548009A
公开(公告)日：2022-12-30
申请号：CN202110724211.X
申请日：2021-06-29
申请人： 联华电子股份有限公司
IPC分类号： H01L27/02
摘要： 本发明公开一种半导体结构及其制造方法，其中该半导体结构包括多个芯片。多个芯片堆叠排列。每个芯片包括射频元件。相邻两个芯片彼此接合。多个芯片中的多个射频元件并联连接。每个射频元件包括栅极、源极区与漏极区。并联连接的多个射频元件中的多个栅极具有相同的形状与相同的尺寸。并联连接的多个射频元件中的多个源极区具有相同的形状与相同的尺寸。并联连接的多个射频元件中的多个漏极区具有相同的形状与相同的尺寸。
-
公开(公告)号：CN113629015A
公开(公告)日：2021-11-09
申请号：CN202010483981.5
申请日：2020-06-01
申请人： 联华电子股份有限公司
IPC分类号： H01L23/00 , H01L23/552
摘要： 本发明公开一种封装环(seal ring)结构，包含一基底，以及一封装环，位于该基底上其中该封装环包含一内部封装环，包含多个内部封装元件(inner seal unit)，其中各该内部封装元件彼此之间相互间隔排列，一外部封装环，包含多个外部封装元件(outer seal unit)，排列于内部封装环外围，其中各该外部封装元件彼此之间相互间隔排列，以及多组栅栏状封装元件(fence‑shaped seal structures)，其中至少一组栅栏状封装元件位于其中一个该内部封装元件与另一相邻的该外部封装元件之间。
-
公开(公告)号：CN108695328B
公开(公告)日：2021-08-17
申请号：CN201710217036.9
申请日：2017-04-05
申请人： 联华电子股份有限公司
IPC分类号： H01L27/11 , H01L21/8244
摘要： 本发明公开一种静态随机存取存储器元件及形成方法，该静态随机存取存储器元件包含二基体接触插塞以及二电阻切换装置。基体接触插塞设置于一晶片中且自晶片的一背面暴露出，其中基体接触插塞在晶片中经由金属内连线结构电连接一静态随机存取存储器单元。电阻切换装置自晶片的背面分别连接基体接触插塞。本发明还提供一种形成静态随机存取存储器元件的方法，包含下述步骤。首先，提供一晶片，晶片具有二基体接触插塞自晶片的一背面暴露出，且具有金属内连线结构电连接基体接触插塞至一静态随机存取存储器单元。接着，形成二电阻切换装置自晶片的背面分别连接基体接触插塞。
-
公开(公告)号：CN108257874A
公开(公告)日：2018-07-06
申请号：CN201611242454.5
申请日：2016-12-29
申请人： 联华电子股份有限公司
CPC分类号： H01L21/82345 , H01L29/435 , H01L29/4908 , H01L29/7869 , H01L29/66969 , H01L29/7831
摘要： 本发明公开一种半导体元件及其制作方法。首先形成一通道层于一基底上，然后形成一栅极介电层于通道层上，形成一源极层以及一漏极层于栅极介电层两侧，形成一下电极于栅极介电层上，形成一相位转换层于下电极上以及形成一上电极于相位转换层上。
-
公开(公告)号：CN116825776A
公开(公告)日：2023-09-29
申请号：CN202210271116.3
申请日：2022-03-18
申请人： 联华电子股份有限公司
IPC分类号： H01L25/18 , H01L23/528 , H01L21/50 , H01L21/768
摘要： 本发明提供一种半导体结构及其制造方法。上述半导体结构包括以下构件。第一基底具有彼此相对的第一面与第二面。异质结双极晶体管器件位于第一基底上，且包括集电极、基极与发射极。第一互连线结构电连接至基极。第一互连线结构位于第一面上且延伸至第二面。第二互连线结构电连接至发射极。第二互连线结构位于第一面上且延伸至第二面。第三互连线结构位于第二面上，且电连接至集电极。金属氧化物半导体晶体管器件位于第二基底上，且包括栅极、第一源极与漏极区与第二源极与漏极区。位于第二基底上的多个互连线结构将基极电连接至第一源极与漏极区且将发射极电连接至栅极。上述半导体结构可具有较佳整体效能。
-
公开(公告)号：CN113644135B
公开(公告)日：2023-08-15
申请号：CN202010391505.0
申请日：2020-05-11
申请人： 联华电子股份有限公司
IPC分类号： H01L29/786 , H01L29/49 , H01L21/336
摘要： 本发明公开一种场效晶体管及其制造方法，其中该场效晶体管包括绝缘体覆硅结构的硅层。线状的栅极结构层设置在硅层上。所述栅极结构层包含第一区域及与所述第一区域相邻接的第二区域。沟槽隔离结构在所述硅层中，位于所述栅极结构层对应所述第二区域的两边。所述栅极结构层的所述第二区域在所述硅层上，且重叠覆盖所述沟槽隔离结构。源极区域与漏极区域，设置在所述硅层中，位于所述栅极结构层对应所述第一区域的两边。所述栅极结构层的所述第二区域包含导电型结部分。
-
公开(公告)号：CN111128995B
公开(公告)日：2022-06-21
申请号：CN201811283973.5
申请日：2018-10-31
申请人： 联华电子股份有限公司
发明人： 邢溯
IPC分类号： H01L27/02 , H01L27/11 , G11C11/417
摘要： 本发明公开一种静态随机存取存储器单元结构，其包括一第一逆变器。第一逆变器包括一第一晶体管与一第二晶体管。第一晶体管包括一第一源极与一第一漏极。第一源极连接至一第一电压源。第一源极包括一第一掺杂区与一第二掺杂区，第二掺杂区设置于第一掺杂区中，且第二掺杂区的导电型态与第一掺杂区的导电型态互补。第一漏极连接至一第一存储节点。第二晶体管包括一第二源极与一第二漏极。第二源极连接至一第二电压源。第二漏极连接至第一存储节点。
-
公开(公告)号：CN113644135A
公开(公告)日：2021-11-12
申请号：CN202010391505.0
申请日：2020-05-11
申请人： 联华电子股份有限公司
IPC分类号： H01L29/786 , H01L29/49 , H01L21/336
摘要： 本发明公开一种场效晶体管及其制造方法，其中该场效晶体管包括绝缘体覆硅结构的硅层。线状的栅极结构层设置在硅层上。所述栅极结构层包含第一区域及与所述第一区域相邻接的第二区域。沟槽隔离结构在所述硅层中，位于所述栅极结构层对应所述第二区域的两边。所述栅极结构层的所述第二区域在所述硅层上，且重叠覆盖所述沟槽隔离结构。源极区域与漏极区域，设置在所述硅层中，位于所述栅极结构层对应所述第一区域的两边。所述栅极结构层的所述第二区域包含导电型结部分。
-
公开(公告)号：CN112928170B
公开(公告)日：2023-12-15
申请号：CN201911240649.X
申请日：2019-12-06
申请人： 联华电子股份有限公司
IPC分类号： H01L29/94 , H01L21/329
摘要： 本发明公开一种压变电容器结构及其制造方法。该压变电容器结构包括基板。第一栅极结构及第二栅极结构设置在所述基板上。所述第一栅极结构及所述第二栅极结构的每一个含有基部与多个线部连接于所述基部。所述第一栅极结构及所述第二栅极结构的所述多个线部是交替配置。蜿蜒扩散区域形成在所述基板中，围绕所述多个线部。第一组接触插塞规划有至少两行或两列，设置在所述第一栅极结构及第二栅极结构的所述多个基部上。第二组接触插塞规划有至少两行或两列，设置在所述蜿蜒扩散区域上。第一导电层设置在所述第一组接触插塞的顶端。第二导电层设置在所述第二组接触插塞的顶端。
-
公开(公告)号：CN116153935A
公开(公告)日：2023-05-23
申请号：CN202111397934.X
申请日：2021-11-19
申请人： 联华电子股份有限公司
发明人： 邢溯 , 马瑞吉 , 鲁迪.奥克塔维斯.西洪宾 , 夏姆.珀斯萨拉蒂 , 廖晋宇
IPC分类号： H01L27/12 , H01L21/84 , H01L21/768
摘要： 本发明提出了一种多指形晶体管结构及其制作方法，其中该多指形晶体管结构包含多个主动区域、一栅极结构，包含多个栅极部位与多个连接部位，其中每个栅极部位越过一个该主动区域，每个连接部位交互连接相邻的该些栅极部位的一端与另一端，如此形成蜿蜒的该栅极结构、多个源极与漏极，两个相邻的该栅极部位之间设有一该源极与一该漏极，每个该栅极部位两侧各设有一该源极与一该漏极，且该漏极与该栅极部位之间的距离大于该源极与该栅极部位之间的距离，以此以该栅极部位为中心不对称、以及气隙，位于每个该漏极与对应的该栅极部位之间的介电层中。
-
-
-
-
-
-
-
-
-
搜索结果
27 条记录 (耗时 0.031 秒)
