启用暂停命令的存储器装置中的擦除操作的选择性管理

    公开(公告)号:CN115732002A

    公开(公告)日:2023-03-03

    申请号:CN202211029661.8

    申请日:2022-08-25

    Abstract: 本公开涉及启用暂停命令的存储器装置中的擦除操作的选择性管理。一种存储器装置包含存储器单元的存储器阵列和以操作方式与所述存储器阵列耦合的控制逻辑。所述控制逻辑用于执行包含以下的操作:通过将擦除脉冲施加到所述存储器阵列的一或多个子块来发起真擦除子操作;在所述存储器阵列的存储器线朝向所述擦除脉冲的擦除电压斜升的时间周期期间,跟踪从处理装置接收到的暂停命令的数目;响应于接收到每个暂停命令,暂停所述真擦除子操作,以启用非擦除存储器操作的执行;以及响应于暂停命令的所述数目满足阈值标准,警告所述处理装置终止发送暂停命令,直到所述真擦除子操作完成之后。

    具有四个数据线偏置电平的存储器装置

    公开(公告)号:CN115705888A

    公开(公告)日:2023-02-17

    申请号:CN202210941589.X

    申请日:2022-08-08

    Abstract: 本申请案涉及具有四个数据线偏置电平的存储器装置。存储器装置可包含:第一锁存器,其用以存储第一数据位;第二锁存器,其用以存储第二数据位;数据线,其选择性地连接到所述第一锁存器、所述第二锁存器和串联连接的存储器单元串;以及控制器,其经配置以在选定存储器单元的编程操作期间偏置所述数据线。所述控制器可在所述第一数据位等于0且所述第二数据位等于0的情况下,将所述数据线偏置到第一电压电平;在所述第一数据位等于1且所述第二数据位等于0的情况下,将所述数据线偏置到第二电压电平;在所述第一数据位等于0且所述第二数据位等于1的情况下,将所述数据线偏置到第三电压电平;以及在所述第一数据位等于1且所述第二数据位等于1的情况下,将所述数据线偏置到第四电压电平。

    在存储器子系统中管理子块擦除操作

    公开(公告)号:CN113129982B

    公开(公告)日:2024-02-13

    申请号:CN202011620943.6

    申请日:2020-12-31

    Abstract: 本申请案涉及在存储器子系统中管理子块擦除操作。存储器系统中的处理装置接收擦除存储在存储器装置的数据块处的数据的擦除请求,所述擦除请求识别所述数据块的多个子块中用于擦除的选定子块,所述多个子块中的每一个包括选择栅极装置SGD及数据存储装置。对于所述多个子块中未选定用于擦除的每一子块,所述处理装置在所述相应子块的位线处施加输入电压,且向所述相应子块的多个字线施加多个栅极电压,所述多个字线耦合到所述SGD及所述数据存储装置,施加到所述多个字线中的连续字线的所述多个电压中的每一电压比施加到前一字线的前一电压小等于降压区间的量。

    微电子装置以及相关存储器装置和电子系统

    公开(公告)号:CN115707252A

    公开(公告)日:2023-02-17

    申请号:CN202210966761.7

    申请日:2022-08-12

    Abstract: 本申请涉及微电子装置、存储器装置和电子系统。一种微电子装置包括:基底结构;存储器阵列,其位于所述基底结构之上;以及导电衬垫层次,其位于所述存储器阵列之上。所述基底结构包括包含逻辑装置的逻辑区。所述存储器阵列包括所述基底结构的所述逻辑区的水平区域内的竖直延伸存储器单元串。所述导电衬垫层次包括:第一导电衬垫,其大体上在所述基底结构的所述逻辑区的所述水平区域外部;以及第二导电衬垫,其与所述第一导电衬垫水平相邻且在所述基底结构的所述逻辑区的所述水平区域内。

    在存储器子系统中管理子块擦除操作

    公开(公告)号:CN113129982A

    公开(公告)日:2021-07-16

    申请号:CN202011620943.6

    申请日:2020-12-31

    Abstract: 本申请案涉及在存储器子系统中管理子块擦除操作。存储器系统中的处理装置接收擦除存储在存储器装置的数据块处的数据的擦除请求,所述擦除请求识别所述数据块的多个子块中用于擦除的选定子块,所述多个子块中的每一个包括选择栅极装置SGD及数据存储装置。对于所述多个子块中未选定用于擦除的每一子块,所述处理装置在所述相应子块的位线处施加输入电压,且向所述相应子块的多个字线施加多个栅极电压,所述多个字线耦合到所述SGD及所述数据存储装置,施加到所述多个字线中的连续字线的所述多个电压中的每一电压比施加到前一字线的前一电压小等于降压区间的量。

    用以感测存储器单元的两种状态的感测电路

    公开(公告)号:CN114694725A

    公开(公告)日:2022-07-01

    申请号:CN202111614588.6

    申请日:2021-12-27

    Abstract: 本申请涉及用于感测存储器单元的两种状态的感测电路。一种装置包含存储器阵列和与所述存储器阵列耦合的感测电路。所述感测电路包含与所述存储器阵列的数据线耦合的感测节点。第一感测路径包含具有与所述感测节点耦合的第一栅极的第一晶体管。第二感测路径包含具有与所述感测节点耦合的第二栅极的第二晶体管。所述第一晶体管的第一阈值电压与所述第二晶体管的第二阈值电压相差阈值电压间隙。

    管理与存储器子系统的存储器单元相关联的编程收敛

    公开(公告)号:CN114613414A

    公开(公告)日:2022-06-10

    申请号:CN202111493017.1

    申请日:2021-12-08

    Abstract: 本申请涉及管理与存储器子系统的存储器单元相关联的编程收敛。使得将第一编程脉冲施加到与存储器子系统的存储器单元相关联的字线。响应于第一编程脉冲,使得将执行程序验证操作以确定与所述存储器单元相关联的测量到的阈值电压。将与所述存储器单元相关联的所述测量到的阈值电压存储在感测节点中。作出所述存储器单元的所述测量到的阈值电压满足条件的确定并且识别存储在所述感测节点中的所述测量到的阈值电压。使得将与所述测量到的阈值电压匹配的位线电压施加到与所述存储器单元相关联的位线。

Patent Agency Ranking