行锤遥测
    3.
    发明公开
    行锤遥测 审中-实审

    公开(公告)号:CN116778992A

    公开(公告)日:2023-09-19

    申请号:CN202310201460.X

    申请日:2023-03-03

    Abstract: 本公开涉及一种行锤遥测。一种设备可包含数个存储器装置和耦合到所述数个存储器装置中的一或多个的存储器控制器。所述存储器控制器可包含行锤检测器。所述存储器控制器可经配置以在第一时间段内使第一数据结构中的行计数器和刷新计数器递增。所述存储器控制器可经配置以在第二时间段内使第二数据结构中的行计数器和所述刷新计数器递增。所述存储器控制器可经配置以确定所述刷新计数器的值超过刷新阈值,且响应于所述确定所述刷新计数器的所述值超过所述刷新阈值,发出通知。

    泄漏源检测
    5.
    发明公开

    公开(公告)号:CN112802533A

    公开(公告)日:2021-05-14

    申请号:CN202011268119.9

    申请日:2020-11-13

    Abstract: 本申请涉及泄漏源检测。在一些情况下,测试装置可以扫描存储器管芯的具有第一长度的第一组存取线和存储器管芯的具有与第一长度不同的第二长度的第二组存取线。测试装置可以确定与第一组存取线相关联的第一错误率和与第二组存取线相关联的第二错误率。测试装置可以基于第一错误率和第二错误率来对存储器管芯的性能进行分类。在一些情况下,测试装置可以基于第一和第二错误率来确定与错误的类型相关联的第三错误率,并且可以基于第三错误率来对存储器管芯的性能进行分类。

    用于CXL驱动器中的高RAS特征的具有CRC+RAID架构的影子DRAM、系统及方法

    公开(公告)号:CN116486891A

    公开(公告)日:2023-07-25

    申请号:CN202310105085.9

    申请日:2023-01-30

    Abstract: 本公开涉及用于CXL驱动器中的高RAS特征的具有CRC+RAID架构的影子DRAM、系统及方法。系统、设备和方法可包含一种用于提供高可靠性、可用性和可服务性RAS的多级高速缓存。所述多级高速缓冲存储器包括影子DRAM,其设置于耦合到存储器控制器高速缓存的易失性主存储器模块上,所述存储器控制器高速缓存设置于存储器控制器上。在第一写入操作期间,所述存储器控制器将利用强错误校正码ECC的数据从所述存储器控制器高速缓存写入到所述影子DRAM,而不写入RAID(廉价磁盘冗余阵列)奇偶校验数据。在第二写入操作期间,所述存储器控制器从所述影子DRAM写入利用所述强ECC的所述数据及写入所述RAID奇偶校验数据到设置于所述易失性主存储器模块上的存储器装置。

    多层级单元的可调编程脉冲
    8.
    发明公开

    公开(公告)号:CN115440276A

    公开(公告)日:2022-12-06

    申请号:CN202210621016.9

    申请日:2022-06-01

    Abstract: 本申请涉及多层级单元的可调编程脉冲。存储器装置可基于相关联存储器单元的可靠性度量而修改中间逻辑状态的编程脉冲的特征。经修改特征可增大读取窗口并逆转经移位阈值电压分布的移动(例如,通过将阈值电压分布移动得距一或多个其它电压分布更远)。所述可靠性度量可通过执行测试写入确定,可以是所述存储器单元使用的循环数量、位错误率和/或第一状态的读取数量。与经修改第二脉冲相关联的信息可存储在熔丝或存储器单元中,或者可由所述存储器装置的存储器装置控制器或电路系统实施。

    泄漏源检测
    9.
    发明授权

    公开(公告)号:CN112802533B

    公开(公告)日:2022-05-31

    申请号:CN202011268119.9

    申请日:2020-11-13

    Abstract: 本申请涉及泄漏源检测。在一些情况下,测试装置可以扫描存储器管芯的具有第一长度的第一组存取线和存储器管芯的具有与第一长度不同的第二长度的第二组存取线。测试装置可以确定与第一组存取线相关联的第一错误率和与第二组存取线相关联的第二错误率。测试装置可以基于第一错误率和第二错误率来对存储器管芯的性能进行分类。在一些情况下,测试装置可以基于第一和第二错误率来确定与错误的类型相关联的第三错误率,并且可以基于第三错误率来对存储器管芯的性能进行分类。

Patent Agency Ranking