-
公开(公告)号：CN110312967A
公开(公告)日：2019-10-08
申请号：CN201880008567.X
申请日：2018-01-24
Applicant: 科磊股份有限公司
IPC: G03F7/20 , H01L21/027
Abstract: 本发明涉及一种工艺控制系统，其可包含控制器，其经配置以：在当前层的光刻步骤之后，从显影后检验ADI工具接收ADI数据；在所述当前层的曝光步骤之后，从蚀刻后检验AEI工具接收AEI叠加数据；运用ADI数据及AEI叠加数据来训练非零偏移预测器，以从输入ADI数据预测非零偏移；使用ADI数据及由所述非零偏移预测器产生的非零偏移来产生光刻工具的控制参数的值；及将所述控制参数的所述值提供到用于制造至少一个生产样本上的所述当前层的所述光刻工具。
-
公开(公告)号：CN116917749B
公开(公告)日：2025-03-14
申请号：CN202280018257.2
申请日：2022-06-01
Applicant: 科磊股份有限公司
Abstract: 用于半导体缺陷引导预烧及系统级测试(SLT)的系统及方法经配置以：从线内缺陷部分平均测试(I‑PAT)子系统接收多个线内缺陷部分平均测试(I‑PAT)分数，其中所述多个I‑PAT分数由所述I‑PAT子系统基于多个半导体裸片的半导体裸片数据产生，其中所述半导体裸片数据包含所述多个半导体裸片的特性化测量，其中所述多个I‑PAT分数中的每一I‑PAT分数表示由所述I‑PAT子系统基于所述多个半导体裸片中的对应半导体裸片的特性化测量所确定的缺陷率；在动态决策过程期间将一或多个规则应用于所述多个I‑PAT分数；及基于所述动态决策过程为所述多个半导体裸片中的至少一个半导体裸片产生一或多个缺陷引导安置。
-
公开(公告)号：CN116583936A
公开(公告)日：2023-08-11
申请号：CN202180081064.7
申请日：2021-12-16
Applicant: 科磊股份有限公司
Inventor： D·W·普利斯 , R·J·拉瑟 , C·伦诺克斯 , K·榭曼 , 林璿正 , T·格鲁斯 , M·冯登霍夫 , O·唐泽拉 , N·纳拉辛汗 , B·萨维尔 , J·拉赫 , J·鲁滨逊
IPC: H01L21/66
Abstract: 自动识别半导体装置中基于缺陷的测试覆盖间隙包含：基于由一或多个半导体制造子系统获取的具有多个半导体裸片的一或多个半导体装置的表征测量来确定所述一或多个半导体装置上的多个明显致命缺陷；基于由一或多个测试工具子系统获取的测试测量来确定通过至少一个测试的至少一个半导体裸片；使所述表征测量与所述测试测量关联以确定通过所述至少一个测试的所述至少一个半导体裸片上的至少一个明显致命缺陷；及基于通过所述至少一个测试的所述至少一个半导体裸片上的所述至少一个明显致命缺陷来确定所述一或多个半导体装置上针对基于缺陷的测试覆盖的一或多个间隙区域。
-
公开(公告)号：CN110312967B
公开(公告)日：2021-10-08
申请号：CN201880008567.X
申请日：2018-01-24
Applicant: 科磊股份有限公司
IPC: G03F7/20 , H01L21/027
Abstract: 本发明涉及一种工艺控制系统，其可包含控制器，其经配置以：在当前层的光刻步骤之后，从显影后检验ADI工具接收ADI数据；在所述当前层的曝光步骤之后，从蚀刻后检验AEI工具接收AEI叠加数据；运用ADI数据及AEI叠加数据来训练非零偏移预测器，以从输入ADI数据预测非零偏移；使用ADI数据及由所述非零偏移预测器产生的非零偏移来产生光刻工具的控制参数的值；及将所述控制参数的所述值提供到用于制造至少一个生产样本上的所述当前层的所述光刻工具。
-
公开(公告)号：CN105264640B
公开(公告)日：2018-02-27
申请号：CN201480028376.1
申请日：2014-04-07
Applicant: 科磊股份有限公司
CPC classification number: H01L22/14 , G05B19/41875 , G05B2219/32194 , G05B2219/45031 , H01L22/20 , Y02P90/22
Abstract: 线内合格率监测可包含使用一或多个算法软件模块。线内合格率监测可包含使用例如学习模块及预测模块的两个相关算法软件模块。所述学习模块可从探针电测试合格率及参数电测试PET属性值的数据学习关键PET参数。所述关键PET参数可最佳地分离所述合格率数据中的离群值及内群值。所述预测模块可使用由所述学习模块发现的所述关键PET参数以预测晶片是探针测试分类中的内群值还是离群值。
-
Patent Agency Ranking
公开(公告)号：CN104620097B
公开(公告)日：2017-08-29
申请号：CN201380047045.8
申请日：2013-08-01
Applicant: 科磊股份有限公司
IPC: G01N21/956 , H01L21/027 , H01L21/66
CPC classification number: G06T7/0004 , G06T7/001 , G06T2207/10061 , G06T2207/30148
Abstract: 本发明提供用于检验晶片及/或预测形成于晶片上的装置的一或多个特性的方法。一种方法包含：获取印刷于晶片上的多个裸片的图像，所述裸片中的每一者是通过对所述晶片执行双重图案化光刻过程而印刷，且所述裸片包含以针对所述双重图案化光刻过程的叠对的标称值印刷的两个或两个以上裸片以及以所述叠对的经调制值印刷的一或多个裸片；将针对以所述标称值印刷的所述多个裸片所获取的所述图像与针对以所述经调制值印刷的所述多个裸片所获取的所述图像进行比较；及基于所述比较步骤的结果来检测以所述经调制值印刷的所述多个裸片中的缺陷。
-
-
公开(公告)号：CN116964461A
公开(公告)日：2023-10-27
申请号：CN202280018925.1
申请日：2022-04-29
Applicant: 科磊股份有限公司
IPC: G01R31/28
Abstract: 使用内嵌缺陷部分平均测试进行半导体自适应测试的系统及方法经配置以：接收来自内嵌缺陷部分平均测试(I‑PAT)系统的多个I‑PAT分数，其中所述多个I‑PAT分数是通过所述I‑PAT系统基于多个半导体裸片的半导体裸片数据而产生，其中所述半导体裸片数据包含所述多个半导体裸片的特性化测量，其中所述多个I‑PAT分数中的每一I‑PAT分数表示通过所述I‑PAT系统基于所述多个半导体裸片中的对应半导体裸片的特性化测量而确定的加权缺陷率；在动态决策过程期间，将一或多个规则应用到所述多个I‑PAT分数；及基于所述动态决策过程来产生所述多个半导体裸片中的至少一个半导体裸片的一或多个自适应测试。
-
公开(公告)号：CN104620097A
公开(公告)日：2015-05-13
申请号：CN201380047045.8
申请日：2013-08-01
Applicant: 科磊股份有限公司
IPC: G01N21/956 , H01L21/027 , H01L21/66
CPC classification number: G06T7/0004 , G06T7/001 , G06T2207/10061 , G06T2207/30148
Abstract: 本发明提供用于检验晶片及/或预测形成于晶片上的装置的一或多个特性的方法。一种方法包含：获取印刷于晶片上的多个裸片的图像，所述裸片中的每一者是通过对所述晶片执行双重图案化光刻过程而印刷，且所述裸片包含以针对所述双重图案化光刻过程的叠对的标称值印刷的两个或两个以上裸片以及以所述叠对的经调制值印刷的一或多个裸片；将针对以所述标称值印刷的所述多个裸片所获取的所述图像与针对以所述经调制值印刷的所述多个裸片所获取的所述图像进行比较；及基于所述比较步骤的结果来检测以所述经调制值印刷的所述多个裸片中的缺陷。
-
公开(公告)号：CN116583936B
公开(公告)日：2024-12-13
申请号：CN202180081064.7
申请日：2021-12-16
Applicant: 科磊股份有限公司
Inventor： D·W·普利斯 , R·J·拉瑟 , C·伦诺克斯 , K·榭曼 , 林璿正 , T·格鲁斯 , M·冯登霍夫 , O·唐泽拉 , N·纳拉辛汗 , B·萨维尔 , J·拉赫 , J·鲁滨逊
IPC: H01L21/66
Abstract: 自动识别半导体装置中基于缺陷的测试覆盖间隙包含：基于由一或多个半导体制造子系统获取的具有多个半导体裸片的一或多个半导体装置的表征测量来确定所述一或多个半导体装置上的多个明显致命缺陷；基于由一或多个测试工具子系统获取的测试测量来确定通过至少一个测试的至少一个半导体裸片；使所述表征测量与所述测试测量关联以确定通过所述至少一个测试的所述至少一个半导体裸片上的至少一个明显致命缺陷；及基于通过所述至少一个测试的所述至少一个半导体裸片上的所述至少一个明显致命缺陷来确定所述一或多个半导体装置上针对基于缺陷的测试覆盖的一或多个间隙区域。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.024 seconds)
