公开(公告)号：CN109273424B

公开(公告)日：2024-02-02

申请号：CN201811195866.7

申请日：2018-10-15

Applicant: 矽力杰半导体技术(杭州)有限公司

Inventor： 黄晓冬 ,  陈世杰

IPC: H01L23/495 ,  H01L25/065

Abstract: 本发明提供了一种封装组件，在所述封装组件中，与封装组件中的第一高压侧驱动电路的端子耦合的任意两个第一高压封装端子之间设置有与封装组件中的第二高压侧驱动电路的端子耦合的至少一个第二高压封装端子，且使得与不同所述高压侧驱动电路的端子耦合的两个高压封装端子之间的第一间距不小于预设值，以确保该两个高压封装端子之间的电气隔离，有利于提高封装组件的各个封装端子的灵活布局以及提高封装组件的可靠性。

公开(公告)号：CN108321151A

公开(公告)日：2018-07-24

申请号：CN201810069713.1

申请日：2018-01-24

Applicant: 矽力杰半导体技术(杭州)有限公司

Inventor： 陈世杰

IPC: H01L25/16 ,  H01L25/00 ,  H01L23/495 ,  H01L23/10 ,  H01L21/60 ,  H01L21/56

CPC classification number: H01L2224/48091 ,  H01L2224/48145 ,  H01L2224/48247 ,  H01L2924/181 ,  H01L2924/00014 ,  H01L2924/00012 ,  H01L25/00 ,  H01L21/56 ,  H01L23/10 ,  H01L23/495 ,  H01L24/01 ,  H01L24/74 ,  H01L25/165 ,  H01L25/50

Abstract: 本发明提供了一种芯片封装组件及其制造方法，通过在位于芯片承载盘周围的引脚上安装芯片，以使诸如二极管这样的器件在封装组件的内部与其它芯片电连接，提高的芯片的集成度，减小了外围电路的体积。

公开(公告)号：CN107393836A

公开(公告)日：2017-11-24

申请号：CN201710462318.5

申请日：2017-06-19

Applicant: 矽力杰半导体技术(杭州)有限公司

Inventor： 陈世杰

IPC: H01L21/52 ,  H01L21/54 ,  H01L23/488 ,  H01L23/053 ,  H01L25/10

Abstract: 发明提供了一种芯片封装方法及封装结构，通过在基体中形成腔体，然后再在所述腔体中安装芯片，所述基体包封被安装的所述芯片，以作为所述被安装芯片的保护壳，因而无需采用传统的塑封工艺来形成保护芯片的塑封体，有效的简化了芯片封装结构的工艺复杂度。此外，所述基体还作为被安装的所述芯片的承载体，使得所述芯片无需被安装到预成型的引线框架上，以及在将所述芯片电极引出的过程中，无需采用键合引线也无需在芯片上制作凸点，不仅可以进一步简化工艺难度，而且还可以有效的降低芯片封装结构的厚度。

公开(公告)号：CN107393836B

公开(公告)日：2020-04-10

申请号：CN201710462318.5

申请日：2017-06-19

Applicant: 矽力杰半导体技术(杭州)有限公司

Inventor： 陈世杰

IPC: H01L21/52 ,  H01L21/54 ,  H01L23/488 ,  H01L23/053 ,  H01L25/10

Abstract: 发明提供了一种芯片封装方法及封装结构，通过在基体中形成腔体，然后再在所述腔体中安装芯片，所述基体包封被安装的所述芯片，以作为所述被安装芯片的保护壳，因而无需采用传统的塑封工艺来形成保护芯片的塑封体，有效的简化了芯片封装结构的工艺复杂度。此外，所述基体还作为被安装的所述芯片的承载体，使得所述芯片无需被安装到预成型的引线框架上，以及在将所述芯片电极引出的过程中，无需采用键合引线也无需在芯片上制作凸点，不仅可以进一步简化工艺难度，而且还可以有效的降低芯片封装结构的厚度。

公开(公告)号：CN109273424A

公开(公告)日：2019-01-25

申请号：CN201811195866.7

申请日：2018-10-15

Applicant: 矽力杰半导体技术(杭州)有限公司

Inventor： 黄晓冬 ,  陈世杰

IPC: H01L23/495 ,  H01L25/065

CPC classification number: H01L2224/05553 ,  H01L2224/05554 ,  H01L2224/48137 ,  H01L25/065 ,  H01L23/495

Abstract: 本发明提供了一种封装组件，在所述封装组件中，与封装组件中的第一高压侧驱动电路的端子耦合的任意两个第一高压封装端子之间设置有与封装组件中的第二高压侧驱动电路的端子耦合的至少一个第二高压封装端子，且使得与不同所述高压侧驱动电路的端子耦合的两个高压封装端子之间的第一间距不小于预设值，以确保该两个高压封装端子之间的电气隔离，有利于提高封装组件的各个封装端子的灵活布局以及提高封装组件的可靠性。

公开(公告)号：CN116646147A

公开(公告)日：2023-08-25

申请号：CN202310363024.2

申请日：2023-04-06

Applicant: 矽力杰半导体技术(杭州)有限公司

Inventor： 黄秋凯 ,  邓建 ,  忽培青 ,  代克 ,  陈世杰

IPC: H01F27/02 ,  H01F27/06 ,  H01L25/07 ,  H01L23/12 ,  H01L23/31

Abstract: 本发明提供一种电源模块，包括电子元件和磁性元件，所述电子元件所在的基板与所述磁性元件的绕组所在的基板为同一基板，电源模块通过封装后的位于所述塑封体外部的引脚与外部电路进行电连接。本发明的实现效率高，工艺简单，实现成本低，也有助于减小电源模块的高度，减小塑封体积。

公开(公告)号：CN110323141A

公开(公告)日：2019-10-11

申请号：CN201910300320.1

申请日：2019-04-15

Applicant: 矽力杰半导体技术(杭州)有限公司

Inventor： 陈世杰

IPC: H01L21/48 ,  H01L23/495

Abstract: 本发明通过提出一种新的形成引线框架的方法，借助基板作为载体来形成引线框架，使得分布在引线框架内部区域的引脚不需要通过连筋到引线框架的边缘区域，在所述引线框架内部区域设置引脚的数量和位置具有灵活性。因此本发明提出的方法形成的引线框架使得安装在其上的芯片的排布具有灵活性，芯片引脚的数量也不会受到限制，进一步可节约芯片尺寸，减小封装的体积。

公开(公告)号：CN110323141B

公开(公告)日：2021-10-12

申请号：CN201910300320.1

申请日：2019-04-15

Applicant: 矽力杰半导体技术(杭州)有限公司

Inventor： 陈世杰

IPC: H01L21/48 ,  H01L23/495

Abstract: 本发明通过提出一种新的形成引线框架的方法，借助基板作为载体来形成引线框架，使得分布在引线框架内部区域的引脚不需要通过连筋到引线框架的边缘区域，在所述引线框架内部区域设置引脚的数量和位置具有灵活性。因此本发明提出的方法形成的引线框架使得安装在其上的芯片的排布具有灵活性，芯片引脚的数量也不会受到限制，进一步可节约芯片尺寸，减小封装的体积。

公开(公告)号：CN107808868A

公开(公告)日：2018-03-16

申请号：CN201710952866.6

申请日：2017-10-13

Applicant: 矽力杰半导体技术(杭州)有限公司

Inventor： 陈世杰

IPC: H01L23/495 ,  H01L21/60

Abstract: 公开了一种芯片封装结构包括：引线框，引线框包括多个引脚以及第一管芯垫和第二管芯垫；第一管芯和第二管芯，第一管芯和第二管芯的第一表面分别固定在第一管芯垫和第二管芯垫上，第二表面分别包括多个焊盘以及多条键合线，多条键合线包括各自一端连接至第一管芯的多个焊盘的第一组键合线，以及各自一端连接至第二管芯的多个焊盘的第二组键合线，其中，引线框的多个引脚和第一管芯垫位于主平面上，第二管芯垫相对于主平面凹陷，第一组键合线中的至少一条键合线跨越第二管芯或第二组键合线中的至少一条键合线，第一管芯为控制芯片，第二管芯为功率开关管，避免封装过程中产生的键合线冲丝的现象。

公开(公告)号：CN115132689A

公开(公告)日：2022-09-30

申请号：CN202210556968.7

申请日：2022-05-20

Applicant: 矽力杰半导体技术(杭州)有限公司

Inventor： 陈世杰

IPC: H01L23/495 ,  H02M1/00

Abstract: 本发明通过提出一种新的叠层封装结构，借助引线框架作为集成电路的芯片载体，将晶片和二极管封装在一起，避免二极管采用SOI技术或CMOS工艺进行制备带来的技术壁垒，降低了对二极管制备方法的要求，另外在该封装结构中晶片的排布更具有灵活性，封装结构的引脚数量也不会受到限制，进一步可减小封装的体积。