-
公开(公告)号:CN103403859A
公开(公告)日:2013-11-20
申请号:CN201180068928.8
申请日:2011-03-04
Applicant: 瑞萨电子株式会社
IPC: H01L21/822 , H01L21/82 , H01L21/8234 , H01L27/04 , H01L27/088
CPC classification number: H01L27/088 , H01L21/823425 , H01L27/0207 , H01L29/7846
Abstract: 在半导体器件中,有源区域(AR12)包含:施加预定的电压的第一杂质区域(NI11)、构成一个绝缘栅型的场效应晶体管(MN12a)的一对导通电极的第二和第三杂质区域(NI13、NI14)、以及在第一和第二杂质区域之间配置的至少一个杂质区域(NI12)。向在第二和第三杂质区域之间配置的栅极电极(G13)施加使第二和第三杂质区域之间电气导通的电压。在第一和第二杂质区域之间配置的全部的栅极电极(G11、G12)成为一直与第一杂质区域(NI11)电气连接的结构。在第一和第二杂质区域之间配置的全部的杂质区域(NI12)从第一和第二杂质区域电气分离而维持在浮置状态。
-
公开(公告)号:CN107171668A
公开(公告)日:2017-09-15
申请号:CN201710102441.6
申请日:2017-02-24
Applicant: 瑞萨电子株式会社
IPC: H03M1/26
CPC classification number: H03M1/466 , H03M1/06 , H03M1/0695 , H03M1/468 , H03M1/26
Abstract: 本发明涉及一种半导体装置。根据本发明的半导体装置具有电容DAC(数模转换器)电路以及比较器。所述电容DAC电路包括:第一电容器,向其给予输入信号并且第一电容器中每个电容器均具有对应于待转换的位的权重的电容值;以及第二电容器,向其给予公共电压并且其电容值之和与所述第一电容器的电容值相等。进一步,所述第二电容器包括:冗余位电容器,其具有对应于冗余位的权重的电容值;以及调整电容器,调整电容器中每个电容器均具有通过从所述第二电容器的电容值之和中减去所述冗余位电容器的电容值所得的电容值。
-
公开(公告)号:CN116936563A
公开(公告)日:2023-10-24
申请号:CN202310151804.0
申请日:2023-02-22
Applicant: 瑞萨电子株式会社
IPC: H01L27/01 , H01L23/522 , H10N97/00 , H01C7/00
Abstract: 一种半导体器件包括被布置在层间介电膜上的多个电阻膜。多个电阻膜中的每一个在平面图中在第一方向上延伸。多个电阻膜在平面图中被布置成在与第一方向正交的第二方向上间隔开。多个电阻膜被划分成第一组、第二组和第三组。第一组在第二方向上位于第二组与第三组之间。属于第二组的多个第二电阻膜的每一个的第二宽度变化量和属于第三组的多个第三电阻膜的每一个的第三宽度变化量大于属于第一组的多个第一电阻膜中的每一个的第一宽度变化量。
-
公开(公告)号:CN107171668B
公开(公告)日:2022-07-22
申请号:CN201710102441.6
申请日:2017-02-24
Applicant: 瑞萨电子株式会社
IPC: H03M1/26
Abstract: 本发明涉及一种半导体装置。根据本发明的半导体装置具有电容DAC(数模转换器)电路以及比较器。所述电容DAC电路包括:第一电容器,向其给予输入信号并且第一电容器中每个电容器均具有对应于待转换的位的权重的电容值;以及第二电容器,向其给予公共电压并且其电容值之和与所述第一电容器的电容值相等。进一步,所述第二电容器包括:冗余位电容器,其具有对应于冗余位的权重的电容值;以及调整电容器,调整电容器中每个电容器均具有通过从所述第二电容器的电容值之和中减去所述冗余位电容器的电容值所得的电容值。
-
公开(公告)号:CN103403859B
公开(公告)日:2016-11-09
申请号:CN201180068928.8
申请日:2011-03-04
Applicant: 瑞萨电子株式会社
IPC: H01L21/822 , H01L21/82 , H01L21/8234 , H01L27/04 , H01L27/088
CPC classification number: H01L27/088 , H01L21/823425 , H01L27/0207 , H01L29/7846
Abstract: 在半导体器件中,有源区域(AR12)包含:施加预定的电压的第一杂质区域(NI11)、构成一个绝缘栅型的场效应晶体管(MN12a)的一对导通电极的第二和第三杂质区域(NI13、NI14)、以及在第一和第二杂质区域之间配置的至少一个杂质区域(NI12)。向在第二和第三杂质区域之间配置的栅极电极(G13)施加使第二和第三杂质区域之间电气导通的电压。在第一和第二杂质区域之间配置的全部的栅极电极(G11、G12)成为一直与第一杂质区域(NI11)电气连接的结构。在第一和第二杂质区域之间配置的全部的杂质区域(NI12)从第一和第二杂质区域电气分离而维持在浮置状态。
-
-
-
-