公开(公告)号：CN109979949A

公开(公告)日：2019-07-05

申请号：CN201811583471.4

申请日：2018-12-24

Applicant: 瑞萨电子株式会社

Inventor： 中山知士 ,  绵贯真一 ,  小松大士 ,  桑岛照弘 ,  小仓卓 ,  奥秋广幸 ,  清水繁明

IPC: H01L27/144 ,  H01L23/528 ,  H01L23/48 ,  H01L21/768

Abstract: 本发明的实施例涉及半导体装置及其制造方法。为了改善半导体装置的性能，在p型半导体PR之上形成半导体层EP。在半导体层EP之上形成n型半导体层NR1。半导体层PR、半导体层EP和半导体层NR1分别配置光接收器的一部分。在半导体层EP之上形成与半导体层EP的材料不同的材料的盖层，并且在盖层内形成硅化物层，该硅化物层是金属与被包括在盖层中的材料的反应产物。穿过硅化物层在盖层之上形成具有阻挡金属膜BM1的插塞。这里，在半导体层NR1内未形成金属与被包括在半导体层NR1中的材料的反应产物。

公开(公告)号：CN106898607A

公开(公告)日：2017-06-27

申请号：CN201611019117.X

申请日：2016-11-18

Applicant: 瑞萨电子株式会社

Inventor： 桑岛照弘

IPC: H01L27/04 ,  H01L27/06

CPC classification number: H01L23/5227 ,  H01L23/3114 ,  H01L23/5226 ,  H01L24/05 ,  H01L24/45 ,  H01L24/48 ,  H01L27/1203 ,  H01L2224/04042 ,  H01L2224/05025 ,  H01L2224/05554 ,  H01L2224/32245 ,  H01L2224/4502 ,  H01L2224/45144 ,  H01L2224/45147 ,  H01L2224/4813 ,  H01L2224/48247 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/13091 ,  H01L2924/181 ,  H01L2924/00012 ,  H01L2924/00 ,  H01L2224/05599 ,  H01L2224/85399 ,  H01L27/04 ,  H01L27/06

Abstract: 本发明涉及一种半导体器件。实现了半导体器件的性能提高。该半导体器件包括：半导体衬底；布线结构，其形成在所述半导体衬底上方并且包括多个布线层；以及第一线圈、第二线圈、和第三线圈，其形成在所述半导体衬底上方。在位于所述第一线圈下方并且在平面图中与第一线圈重叠的区域中，设置第二线圈(CL2a)和第三线圈(CL2b)。第二线圈和第三线圈形成在相同的层中并且彼此串联电耦合。第二线圈和第三线圈中的每个和第一线圈没有经由导体彼此耦合，但彼此磁耦合。

公开(公告)号：CN104576606A

公开(公告)日：2015-04-29

申请号：CN201410559947.6

申请日：2014-10-21

Applicant: 瑞萨电子株式会社

Inventor： 桑岛照弘

IPC: H01L23/528 ,  H01L21/768

CPC classification number: H01L21/76802 ,  H01L21/76804 ,  H01L21/76808 ,  H01L21/76816 ,  H01L21/76831 ,  H01L21/76877 ,  H01L23/49827 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了一种半导体器件及其制造方法，一种既提高了线槽的填埋特性又可抑制布线与连接件之间产生连接不良的制造方法。在与穿过接触孔CON且第2布线INC2延伸的方向呈直角的截面中，接触孔CON的中心比第2布线INC2的中心更靠近第2布线INC2的第1侧面SID1。而且，第2布线INC2的第1侧面SID1中，如果将第2布线INC2的延伸方向上与接触孔CON重叠的区域作为重叠区OLP时，则至少重叠区OLP的下部比第2布线INC2侧面的其他部分倾斜度更大。

公开(公告)号：CN109979949B

公开(公告)日：2024-06-28

申请号：CN201811583471.4

申请日：2018-12-24

Applicant: 瑞萨电子株式会社

Inventor： 中山知士 ,  绵贯真一 ,  小松大士 ,  桑岛照弘 ,  小仓卓 ,  奥秋广幸 ,  清水繁明

IPC: H01L27/144 ,  H01L23/528 ,  H01L23/48 ,  H01L21/768

Abstract: 本发明的实施例涉及半导体装置及其制造方法。为了改善半导体装置的性能，在p型半导体PR之上形成半导体层EP。在半导体层EP之上形成n型半导体层NR1。半导体层PR、半导体层EP和半导体层NR1分别配置光接收器的一部分。在半导体层EP之上形成与半导体层EP的材料不同的材料的盖层，并且在盖层内形成硅化物层，该硅化物层是金属与被包括在盖层中的材料的反应产物。穿过硅化物层在盖层之上形成具有阻挡金属膜BM1的插塞。这里，在半导体层NR1内未形成金属与被包括在半导体层NR1中的材料的反应产物。

公开(公告)号：CN104576606B

公开(公告)日：2018-07-20

申请号：CN201410559947.6

申请日：2014-10-21

Applicant: 瑞萨电子株式会社

Inventor： 桑岛照弘

IPC: H01L23/528 ,  H01L21/768

CPC classification number: H01L21/76802 ,  H01L21/76804 ,  H01L21/76808 ,  H01L21/76816 ,  H01L21/76831 ,  H01L21/76877 ,  H01L23/49827 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明公开了一种半导体器件及其制造方法，一种既提高了线槽的填埋特性又可抑制布线与连接件之间产生连接不良的制造方法。在与穿过接触孔CON且第2布线INC2延伸的方向呈直角的截面中，接触孔CON的中心比第2布线INC2的中心更靠近第2布线INC2的第1侧面SID1。而且，第2布线INC2的第1侧面SID1中，如果将第2布线INC2的延伸方向上与接触孔CON重叠的区域作为重叠区OLP时，则至少重叠区OLP的下部比第2布线INC2侧面的其他部分倾斜度更大。

公开(公告)号：CN109212666A

公开(公告)日：2019-01-15

申请号：CN201810690111.8

申请日：2018-06-28

Applicant: 瑞萨电子株式会社

Inventor： 桑岛照弘 ,  绵贯真一 ,  小松大士 ,  中山知士

IPC: G02B6/13 ,  G02B6/12

Abstract: 本申请涉及半导体器件及其制造方法。半导体器件的可靠性得到改进。在绝缘层上方形成光波导和p型半导体部分。在p型半导体部分上方形成包括n型半导体部分和盖层的多层本体。在覆盖光波导、p型半导体部分和多层本体的第一层间绝缘膜上方，形成位于光波导上方的加热器。在第一层间绝缘膜中，形成第一接触孔和第二接触孔。与p型半导体部分电耦合的第一接触部分连续地形成在第一接触孔中和第一层间绝缘膜上方。与盖层电耦合的第二接触部分连续地形成在第二接触孔中和第一层间绝缘膜上方。形成在第二层间绝缘膜上方的布线经由嵌入第二层间绝缘膜中的插塞而与加热器以及第一接触部分和第二接触部分电耦合。

公开(公告)号：CN108074988A

公开(公告)日：2018-05-25

申请号：CN201711064521.3

申请日：2017-10-31

Applicant: 瑞萨电子株式会社

Inventor： 绵贯真一 ,  小松大士 ,  中山知士 ,  小仓卓 ,  桑岛照弘

IPC: H01L31/02 ,  H01L31/105

CPC classification number: H01L31/028 ,  H01L31/02005 ,  H01L31/02161 ,  H01L31/022408 ,  H01L31/02327 ,  H01L31/105

Abstract: 本发明涉及半导体器件。对半导体制造装置的锗(Ge)污染被抑制。锗是硅半导体工艺中的异种材料。半导体器件被提供有包括n型锗层的Ge光电二极管和与n型锗层电容耦合的插塞。换句话说，Ge光电二极管的n型锗层和插塞彼此不直接接触，而是彼此电容耦合。