公开(公告)号：CN114930504A

公开(公告)日：2022-08-19

申请号：CN202080090576.5

申请日：2020-12-25

Applicant: 琳得科株式会社

Inventor： 篠田智则 ,  根本拓 ,  田村樱子 ,  森下友尧 ,  四宫圭亮

IPC: H01L21/301 ,  H01L23/29 ,  B32B27/00 ,  H01L23/31 ,  C08J5/18 ,  H01L21/56 ,  H01L21/60

Abstract: 本发明的课题在于提供能够相对于半导体芯片的凸块形成面及侧面这两者形成包覆性优异的保护膜的固化性树脂膜。作为解决该课题的固化性树脂膜，提供用于在具有凸块形成面的半导体芯片的上述凸块形成面及侧面这两者形成作为保护膜的固化树脂膜，所述凸块形成面具备凸块，该固化性树脂膜满足下述条件(I)。 在温度90℃、频率1Hz的条件下使直径25mm、厚度1mm的上述固化性树脂膜的试验片产生应变并测定上述试验片的储能模量，在将上述试验片的应变为1％时的上述试验片的储能模量设为Gc1、将上述试验片的应变为300％时的上述试验片的储能模量设为Gc300时，通过下述式(i)计算出的X值为19以上且低于10,000。X＝Gc1/Gc300····(i)。

公开(公告)号：CN114930503A

公开(公告)日：2022-08-19

申请号：CN202080090569.5

申请日：2020-12-25

Applicant: 琳得科株式会社

Inventor： 篠田智则 ,  根本拓 ,  田村樱子 ,  森下友尧 ,  四宫圭亮

IPC: H01L21/301 ,  B32B27/00 ,  H01L23/29 ,  H01L23/31 ,  C08J5/18 ,  H01L21/56 ,  H01L21/60

Abstract: 本发明的课题在于提供能够使半导体芯片的强度提高、同时能够抑制保护膜的剥落的包含固化性树脂膜的套件。作为解决该课题的套件，提供包含第一固化性树脂膜(x1)和第二固化性树脂膜(x2)的套件，所述第一固化性树脂膜(x1)用于在具有具备凸块的凸块形成面的半导体芯片的所述凸块形成面及侧面这两者形成作为保护膜的第一固化树脂膜(r1)，所述第二固化性树脂膜(x2)用于在所述半导体芯片的与所述凸块形成面为相反侧的面形成作为保护膜的第二固化树脂膜(r2)。

公开(公告)号：CN114902377A

公开(公告)日：2022-08-12

申请号：CN202080090603.9

申请日：2020-12-25

Applicant: 琳得科株式会社

Inventor： 篠田智则 ,  根本拓 ,  田村樱子 ,  森下友尧 ,  四宫圭亮

IPC: H01L21/301 ,  H01L23/29 ,  H01L23/31

Abstract: 一种半导体芯片的制造方法，其依次包含下述工序(S1)～(S4)，·工序(S1)：准备半导体芯片制作用晶圆的工序，在该半导体芯片制作用晶圆中，在具有带凸块的凸块形成面的半导体晶圆的所述凸块形成面，以未达到背面的方式形成有作为分割预定线的槽部；·工序(S2)：将第一固化性树脂(x1)按压并贴付于所述半导体芯片制作用晶圆的所述凸块形成面，利用第一固化性树脂(x1)覆盖所述半导体芯片制作用晶圆的所述凸块形成面的同时，将所述第一固化性树脂(x1)嵌入在所述半导体芯片制作用晶圆形成的所述槽部的工序；·工序(S3)：使所述第一固化性树脂(x1)固化，得到带有第一固化树脂膜(r1)的半导体芯片制作用晶圆的工序；·工序(S4)：将带有所述第一固化树脂膜(r1)的半导体芯片制作用晶圆沿着所述分割预定线单片化，得到至少所述凸块形成面以及侧面被所述第一固化树脂膜(r1)覆盖的半导体芯片的工序；在所述工序(S2)之后且所述工序(S3)之前、在所述工序(S3)之后且所述工序(S4)之前、或者在所述工序(S4)中，还包含下述工序(S‑BG)，·工序(S‑BG)：研磨所述半导体芯片制作用晶圆的所述背面的工序。

公开(公告)号：CN115605980A

公开(公告)日：2023-01-13

申请号：CN202180035591.4

申请日：2021-01-27

Applicant: 琳得科株式会社(JP)

Inventor： 篠田智则 ,  根本拓 ,  田村樱子

IPC: H01L21/301 ,  H01L23/28 ,  H01L21/56 ,  H01L23/00

Abstract: 本发明提供即使用以形成屏蔽层的导电材料绕入到了半导体晶片的凸块形成面侧也能够充分抑制在凸块形成面上形成导电材料的半导体芯片的制造方法。该方法是包括下述工序(A)的半导体装置的制造方法。工序(A)：在设置有凸块的半导体晶片的凸块形成面被由固化性树脂的固化物形成的保护层所保护的半导体芯片形成屏蔽层的工序，其中，在上述凸块及上述凸块形成面中的至少任一者被包覆用片所包覆的状态下，在上述半导体芯片的从上述包覆用片露出的部分中的至少一部分形成屏蔽层。

公开(公告)号：CN115244654A

公开(公告)日：2022-10-25

申请号：CN202180020576.2

申请日：2021-03-11

Applicant: 琳得科株式会社

Inventor： 根本拓 ,  田村樱子 ,  森下友尧 ,  四宫圭亮

IPC: H01L21/301 ,  H01L23/29 ,  H01L23/31 ,  H01L21/60

Abstract: 本发明的课题在于提供能够抑制经窄间距化了的凸块彼此的短路的保护膜形成用片。其中，该课题通过形成下述的保护膜形成用片而得到了解决：所述保护膜形成用片具有固化性树脂膜(x)与支撑片(Y)的层叠结构，其用于在具有多个凸块、且满足表示具有经窄间距化了的凸块的特定要件的半导体晶片的凸块形成面形成保护膜(X)，所述保护膜形成用片满足以拉伸模量E’限定的特定要件。

公开(公告)号：CN117561588A

公开(公告)日：2024-02-13

申请号：CN202280045281.5

申请日：2022-06-17

Applicant: 琳得科株式会社

Inventor： 篠田智则 ,  根本拓 ,  田村樱子 ,  森下友尭 ,  四宫圭亮 ,  中石康喜

IPC: H01L21/301

Abstract: 本发明为一种带保护膜的芯片的制造方法，其具有：在减压环境下，将具备支撑片(11)与设置在支撑片(11)的一个面(11a)上的固化性树脂膜(12)的保护膜形成用片(1)中的固化性树脂膜(12)贴附于具有凸状电极的晶圆的具有凸状电极的面的工序；通过使贴附后的固化性树脂膜(12)固化，从而在上述晶圆的所述面上形成保护膜的工序；及通过将形成所述保护膜后的晶圆分割并切断所述保护膜，从而得到具备芯片与设置在所述芯片上的切断后的所述保护膜的带保护膜的芯片的工序，在晶圆的所述面上形成有成为晶圆的分割位置的沟槽。

公开(公告)号：CN116686067A

公开(公告)日：2023-09-01

申请号：CN202180086706.2

申请日：2021-12-24

Applicant: 琳得科株式会社

Inventor： 篠田智则 ,  根本拓 ,  田村樱子

IPC: H01L21/301

Abstract: 本发明涉及半导体芯片的制造方法，其依次包括工序(S1)、(S2)、(S3)、(S3α)及(S4)，并进一步在工序(S4)之后依次包括工序(S5)及工序(S6)(工序(S5)～(S6)如说明书中定义的那样)。

公开(公告)号：CN115023801A

公开(公告)日：2022-09-06

申请号：CN202180010299.7

申请日：2021-01-20

Applicant: 琳得科株式会社

Inventor： 根本拓 ,  田村樱子 ,  古野健太 ,  古贺遥

IPC: H01L21/683 ,  H01L21/60 ,  H01L21/67 ,  H01L21/301

Abstract: 本发明涉及带保护膜的半导体芯片的剥离方法、包括实施所述带保护膜的半导体芯片的剥离方法的工序的带保护膜的半导体芯片的制造方法、以及包括实施所述带保护膜的半导体芯片的剥离方法的工序的包含带保护膜的半导体芯片的半导体装置的制造方法，所述带保护膜的半导体芯片的剥离方法包括：工序(S1)：将多个带保护膜的半导体芯片以所述保护膜侧为贴合面贴合于粘合剂层(X1)的工序；工序(S2)：使所述多个带保护膜的半导体芯片中的一部分带保护膜的半导体芯片的所述保护膜的至少一部分升华而产生气体，使所述一部分带保护膜的半导体芯片与所述粘合剂层(X1)的粘接力降低的工序。