-
公开(公告)号:CN116646399A
公开(公告)日:2023-08-25
申请号:CN202310531126.0
申请日:2023-05-11
Applicant: 湖南大学 , 北京微电子技术研究所
IPC: H01L29/78 , H01L29/06 , H01L21/336 , H01L29/423
Abstract: 本发明涉及一种沟槽栅半导体器件及其制备方法,所述沟槽栅半导体器件包括:P+衬底;位于所述P+衬底上的N‑漂移区;位于所述N‑漂移区一侧的多阶介质层和P阱区,位于所述N‑漂移区另一侧的N+漏区;其中,所述多阶介质层内设有多晶硅栅,所述P阱区内设有N+阱区和P+区。在N‑漂移区引入多阶介质层,并利用台阶侧壁形成极薄的栅极氧化物,进而构成沟槽型的MOS结构,多晶硅下方和靠近漏极侧具有较厚的介质层;降低了LDMOS器件电场峰值和饱和电流密度,同时保持了器件优异的正向导通特性。
-
-
公开(公告)号:CN114895457A
公开(公告)日:2022-08-12
申请号:CN202210483833.2
申请日:2022-05-05
Applicant: 湖南大学
IPC: G02B27/00
Abstract: 本发明公开了一种光学防伪液晶元件的设计方法,所述方法设计的液晶元件由基底和其上的液晶阵列构成,在基底上划分多个周期尺寸相同的单元,每个单元上均旋涂有相同旋转角度的液晶分子,从而构成液晶阵列,所述液晶元件具有两个显示通道,分别为通道1和通道2,通道1和通道2的光强随着液晶分子的旋转角度的变化而有规律的变化。本发明利用液晶优异的光场调控能力,将多种功能集成于一个元件中,从而拓展了液晶的应用,增强了防伪效果。本发明相较于之前设计方法,实现了更多的功能,使得元件的光学调控能力有质的飞跃,同时,该设计方法在信息容量和光学防伪的安全性方面具有更加卓越的性能。因此,这种设计方法拥有广阔的应用前景。
-
-