-
公开(公告)号：CN117059483B
公开(公告)日：2024-01-30
申请号：CN202311314608.7
申请日：2023-10-12
申请人： 深圳基本半导体有限公司
IPC分类号： H01L21/3213 , H01L21/66
摘要： 一种碳化硅器件表面碳保护膜的去除及检测方法，包括：提供已完成离子注入的SiC晶圆，并在SiC晶圆的表面形成一层碳保护膜；在1600℃~1800℃的温度下对SiC晶圆进行退火处理；采用碳膜软化剂对SiC晶圆进行浸泡处理，该碳膜软化剂为包括酸和表面活性剂的水溶液；以及采用氧气等离子体去除该碳保护膜。通过采用一种特定配方的碳膜软化剂处理软化碳保护膜，使碳保护膜在碳化硅器件表面的附着力下降，再通过干法去胶的方法采用氧气等离子体与碳保护膜反应，从而去除碳保护膜，且通过控制气体的流量、腔室压力、处理时间控制去除碳保护膜厚度，保证SiC晶圆表面的粗糙度，并通过水滴角的方法无损检测碳保护膜的去除效果，方便经济。
-
公开(公告)号：CN117219506A
公开(公告)日：2023-12-12
申请号：CN202311481817.0
申请日：2023-11-09
申请人： 深圳基本半导体有限公司
IPC分类号： H01L21/311 , H01L21/32 , H01L21/04 , H01L21/02
摘要： 本申请提供了一种消除刻蚀负载效应的方法，所述方法包括：在所述二氧化硅层将所述第一刻蚀区的第一目标区域刻蚀去除；其中，所述第一目标区域的厚度小于所述二氧化硅层的厚度；在所述二氧化硅层表面涂覆感光材料，并进行曝光和显影，使所述第一刻蚀区的第一目标区域和第二刻蚀区的第二目标区域露出；沿所述第一目标区域的方向将剩余的所述二氧化硅层进行刻蚀，并沿所述第二目标区域的方向将剩余的所述二氧化硅层刻蚀进行刻蚀，得到目标晶圆。本申请通过一次掩膜阻挡第二刻蚀区，先刻蚀第一刻蚀区一定深度再将所有区域露出进行干法刻蚀规避补偿负载效应造成的刻蚀深度差别的影响。
-
公开(公告)号：CN117080078A
公开(公告)日：2023-11-17
申请号：CN202311337100.9
申请日：2023-10-17
申请人： 深圳基本半导体有限公司
IPC分类号： H01L21/336 , H01L21/266 , H01L29/78
摘要： 本申请提供了一种基于复合膜层自对准工艺制备MOS器件的方法及器件，所述方法包括：在碳化硅外延片依次沉积屏蔽层和掩膜层；其中，所述屏蔽层为氮化硅层，所述掩膜层为依次层叠的多晶硅层和第一二氧化硅层；依据预设蚀刻形状对所述多晶硅层和所述第一二氧化硅层进行蚀刻，并进行离子注入形成PWell区域与N+区域；通过刻蚀将所述PWell区域切割成不相连的两部分，并通过P型材料对切割部分进行填充；去除所述碳化硅外延片顶部的全部材料，并通过器件化工艺形成MOS器件。通过设置屏蔽层与掩膜层，通过复合膜层自对准工艺，解决了套刻工艺不精准的问题，实现了制备沟道长度极小的MOS器件，另一方面，避免了传统自对准掩膜较大深宽比带来的刻蚀形貌问题。
-
公开(公告)号：CN116825634A
公开(公告)日：2023-09-29
申请号：CN202310472017.6
申请日：2023-04-26
申请人： 深圳基本半导体有限公司
IPC分类号： H01L21/336 , H01L29/423 , H01L29/78
摘要： 本发明涉及一种屏蔽分裂栅SiC MOSFET结构的制备方法以及结构，所述制备方法包括步骤：S1：通过离子注入在SiC外延片上形成P base区、N plus区和P Plus区并高温退火激活；S2：刻蚀形成沟槽；S3:形成第一介质层；S4：去除与所述外延层上表面对应的第一介质层，保留与所述沟槽的槽壁和槽底对应区域的第一介质层；S5：形成屏蔽栅N+区域；S6：形成PN区；S7:淀积栅氧化层；S8：去除所述外延层顶部的栅氧化层并在所述沟槽内的栅氧化层上形成栅槽；S9：在步骤S8所得栅槽内生长N+Poly Si形成分裂栅。采用本发明所述制备方法得到的屏蔽分裂栅SiC MOSFET结构适用于高压场景、提升了开关速度、降低了开关损耗。
-
公开(公告)号：CN116682735A
公开(公告)日：2023-09-01
申请号：CN202310977261.8
申请日：2023-08-04
申请人： 深圳基本半导体有限公司
IPC分类号： H01L21/336 , H01L23/48 , H01L21/768
摘要： 一种MOS结构自对准工艺的制备方法，包括：提供基底和外延片，通过离子注入使外延片中形成JFET区域；在外延片背离基底的表面制备掩膜层，掩膜层开设有贯穿孔以露出外延片，通过离子注入使外延片中形成P阱区域；保留掩膜层，在P阱区域背离基底的表面形成多晶硅材质侧墙，侧墙附着在贯穿孔的孔壁上且使P阱区域局部露出；以掩膜层和侧墙作为遮蔽，对露出的P阱区域进行离子注入，使P阱区域中形成N+区域，然后移除掩膜层和侧墙；对外延片进行离子注入中形成P+区域。本申请采用自对准的方法，一方面减少了一层N+掩模版的使用，另一方面突破了MOS器件沟道长度于光刻机套刻精度以及偏差的限制，能制备沟道长度极小的MOS器件。
-
公开(公告)号：CN116682723A
公开(公告)日：2023-09-01
申请号：CN202211716701.6
申请日：2022-12-29
申请人： 深圳基本半导体有限公司
IPC分类号： H01L21/28 , H01L21/324
摘要： 本申请提供了一种SiC器件背面激光退火后碳析出去除方法，方法包括：SiC器件包括一SiC芯片和设置于芯片的合金层，SiC芯片具有背面和与背面相反的正面，背面经过金属溅射处理和激光退火处理，以在背面上形成合金层；在SiC芯片的正面上设置保护膜；将合金层进行氧气等离子处理，氧气与合金层上析出的碳反应，以除去合金层析出的碳，得到去除析出的碳的SiC器件。本申请中，在SiC器件正面使用保护膜对其进行保护，随后通过氧气等离子处理释放氧等离子体，氧等离子体与合金层上的碳(反应生成碳的气体化合物，并以气体方式排出)从而通过化学反应的方式彻底地清除去合金层上析出的碳，以解决SiC器件背面激光退火后碳析出的问题。
-
公开(公告)号：CN117371258B
公开(公告)日：2024-04-30
申请号：CN202311678319.5
申请日：2023-12-08
申请人： 深圳基本半导体有限公司
IPC分类号： G06F30/20 , G06F30/10 , H01L21/04 , G06F113/08
摘要： 本申请公开了一种离子注入沟道效应抑制方法，所述方法包括确定屏蔽层厚度，仿真获得形成所述屏蔽层的氧化仿真参数；对确定厚度的所述屏蔽层进行离子注入仿真，获得离子注入的注入仿真参数；以所述氧化仿真参数和所述注入仿真参数为依据，进行实际流片；还包括选取外延片，以所述氧化仿真参数和所述注入仿真参数为依据，在所述外延片上热氧化形成所述确定厚度的屏蔽层，并在形成有所述屏蔽层的外延片上进行离子注入；在已完成离子注入的外延层上形成碳保护膜，完成激活退火后去除所述外延层上覆盖的碳保护膜，本申请通过设置屏蔽氧化层将注入的离子在进入SiC晶片前的运动方向变为无序化，有效抑制了SiC晶片离子注入过程中的沟道效应。
-
公开(公告)号：CN117059483A
公开(公告)日：2023-11-14
申请号：CN202311314608.7
申请日：2023-10-12
申请人： 深圳基本半导体有限公司
IPC分类号： H01L21/3213 , H01L21/66
摘要： 一种碳化硅器件表面碳保护膜的去除及检测方法，包括：提供已完成离子注入的SiC晶圆，并在SiC晶圆的表面形成一层碳保护膜；在1600℃~1800℃的温度下对SiC晶圆进行退火处理；采用碳膜软化剂对SiC晶圆进行浸泡处理，该碳膜软化剂为包括酸和表面活性剂的水溶液；以及采用氧气等离子体去除该碳保护膜。通过采用一种特定配方的碳膜软化剂处理软化碳保护膜，使碳保护膜在碳化硅器件表面的附着力下降，再通过干法去胶的方法采用氧气等离子体与碳保护膜反应，从而去除碳保护膜，且通过控制气体的流量、腔室压力、处理时间控制去除碳保护膜厚度，保证SiC晶圆表面的粗糙度，并通过水滴角的方法无损检测碳保护膜的去除效果，方便经济。
-
公开(公告)号：CN116092921A
公开(公告)日：2023-05-09
申请号：CN202211724682.1
申请日：2022-12-30
申请人： 深圳基本半导体有限公司
IPC分类号： H01L21/04 , H01L29/06 , H01L29/16 , H01L29/423
摘要： 本申请实施例涉及半导体技术领域，并提供一种半导体器件的制备方法、半导体器件及其应用。其中，所述半导体器件的制备方法包括采用氢气和氮气的混合气体对SiC外延片进行第一次等离子体处理，使所述SiC外延片的表面上形成氮化硅层；于所述氮化硅层的远离所述SiC外延片的表面上原位生长栅氧化层；以及采用氢气和氮气的混合气体对所述SiC外延片、所述氮化硅层和所述栅氧化层的叠层进行第二次等离子体处理。该半导体器件的制备方法，降低了半导体器件的栅氧界面态密度，改善了界面钝化效果，提升了沟道迁移率。
-
公开(公告)号：CN115799346A
公开(公告)日：2023-03-14
申请号：CN202211411702.X
申请日：2022-11-11
申请人： 深圳基本半导体有限公司
IPC分类号： H01L29/872 , H01L21/329
摘要： 本申请实施例提供一种结势垒肖特基二极管及其制备方法。该制备方法包括：提供表面具有外延层的衬底，衬底为N型重掺杂的，外延层为N型轻掺杂的；于外延层内形成P型掺杂的第一区；于第一区内形成P型重掺杂的第二区，其中第二区中P型离子的掺杂浓度大于第一区中P型离子的掺杂浓度，沿垂直于衬底的厚度方向上，第二区的尺寸小于第一区的尺寸，且第二区的远离衬底的表面比外延层的远离衬底的表面、第一区的远离衬底的表面均更粗糙；以及于外延层远离衬底的一侧形成金属层，其中金属层与外延层形成肖特基接触，金属层与第一区和第二区形成欧姆接触。
-
-
-
-
-
-
-
-
-
搜索结果
13 条记录 (耗时 0.04 秒)
