-
公开(公告)号：CN113988307B
公开(公告)日：2025-05-23
申请号：CN202111150949.6
申请日：2021-09-29
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06N20/00
Abstract: 本申请公开了一种加速计算系统。本申请使用机载加速器和FPGA集群的控制端就可以实现对FPGA集群的启动等控制操作，机载加速器的网络加速功能还可以提高控制效率。同时，让FPGA集群的控制端直接将相关数据传输给FPGA集群，从而可以节省传输时间，提高数据传输效率，数据安全也能得到保障。再者，本申请提供的FPGA集群支持算子层面的数据处理，能够对机器学习模型中更细粒度的操作进行单独处理，因此加速计算系统的通用性更好。
-
公开(公告)号：CN119167068A
公开(公告)日：2024-12-20
申请号：CN202411667150.8
申请日：2024-11-21
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F18/213 , G06F18/25 , G06F16/31 , G06F16/38 , G06F16/51 , G06F16/583
Abstract: 本发明涉及数据处理技术领域，公开了一种多模态数据处理方法、设备、介质及计算机程序产品，该方法包括：对视觉数据和文本数据进行特征提取，将提取的视觉模态特征写入主机扩展内存中，并将提取的文本模态特征写入设备内存中；对视觉模态特征进行切分，得到视觉特征片段并写入设备内存中；将文本模态特征与视觉特征片段进行融合，并将融合后的特征经切分和相应计算后输出的中间结果写入片上静态内存中；将最终得到的目的结果写入设备内存中。这样可以减少显存占用，保障特征对齐的正确性，避免多模态特征文本注意力的缺失。
-
公开(公告)号：CN118467453B
公开(公告)日：2024-09-27
申请号：CN202410924982.7
申请日：2024-07-11
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F15/17
Abstract: 本发明涉及计算机数据传输领域，具体公开了一种数据传输方法、装置、设备、介质及计算机程序产品，应用现场可编程逻辑门阵列代替计算单元的计算线程来执行计算单元间的数据传输任务，根据第一计算单元的内存映射输入输出请求得到源地址标识、目的地址标识和待传输数据长度，并根据本地存储的地址表对应查询得到源地址和目的地址，以根据源地址、目的地址和待传输数据长度，调用内存访问模块将待传输数据自源地址传输至目的地址，减少了计算单元的计算线程所需发送的数据量，从而降低对计算单元内部缓存的占用，而现场可编程逻辑门阵列可以直接响应任务而不是像中央处理器那样需要等待轮询，降低了处理时间，从而提高了计算单元间的数据传输效率。
-
公开(公告)号：CN118467453A
公开(公告)日：2024-08-09
申请号：CN202410924982.7
申请日：2024-07-11
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F15/17
Abstract: 本发明涉及计算机数据传输领域，具体公开了一种数据传输方法、装置、设备、介质及计算机程序产品，应用现场可编程逻辑门阵列代替计算单元的计算线程来执行计算单元间的数据传输任务，根据第一计算单元的内存映射输入输出请求得到源地址标识、目的地址标识和待传输数据长度，并根据本地存储的地址表对应查询得到源地址和目的地址，以根据源地址、目的地址和待传输数据长度，调用内存访问模块将待传输数据自源地址传输至目的地址，减少了计算单元的计算线程所需发送的数据量，从而降低对计算单元内部缓存的占用，而现场可编程逻辑门阵列可以直接响应任务而不是像中央处理器那样需要等待轮询，降低了处理时间，从而提高了计算单元间的数据传输效率。
-
公开(公告)号：CN118316877A
公开(公告)日：2024-07-09
申请号：CN202410726090.6
申请日：2024-06-06
Applicant: 浪潮电子信息产业股份有限公司
IPC: H04L47/12 , H04L47/22 , H04L1/1829 , H04L1/1867
Abstract: 本发明涉及通信技术领域，具体公开了一种网络拥塞控制方法、系统、装置、设备及存储介质，通过在基于传输控制协议发送报文时若根据接收端设备的应答信息确定发送端设备满足快速重传条件，获取历史慢启动阈值对应的传输成功记录，并根据历史慢启动阈值对应的传输成功记录确定发送端设备采用历史慢启动阈值的传输稳定性以从中选出目标慢启动阈值，得到了适应通信网络情况变化的慢启动阈值，利用该目标慢启动阈值重置发送端设备的慢启动阈值，以使发送端设备根据目标慢启动阈值更新拥塞窗口值后继续执行报文发送任务，解决了慢启动阈值采用固定减半的方法无法自适应网络变化情况的问题，提高了通信效率。
-
Patent Agency Ranking
公开(公告)号：CN117807000B
公开(公告)日：2024-05-28
申请号：CN202410230114.9
申请日：2024-02-29
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F13/16
Abstract: 本发明公开了一种通道总线仲裁电路、加速装置、方法、系统、装置及介质，涉及数据处理领域，用于解决多个通道总线对待访问存储器进行访问时浪费时间周期的问题。该方案为各通道总线设置了优先级，控制电路按照预设通道优先级的顺序将各通道总线传输的访问请求通过第一多路复用器存储至第一内存电路，待访问存储器按照存储顺序依次处理访问请求，对多个通道总线发送的访问请求进行有效的协调和管理，可确保各访问请求均被处理，避免访问的混乱和冲突，避免在切换通道时导致的时钟周期浪费问题，减少待访问存储器的等待时间，有效利用待访问存储器的带宽，此外使用硬件电路来实现相比于软件逻辑而言还可以降低信号传输的延迟。
-
公开(公告)号：CN117875397A
公开(公告)日：2024-04-12
申请号：CN202410269821.9
申请日：2024-03-11
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06N3/084 , G06N3/0442 , G06N3/082
Abstract: 本发明提供一种待更新参数选择方法、装置、计算设备及存储介质，涉及计算机技术领域，方法应用于计算设备，计算设备存储有待训练的神经网络模型，包括：在对神经网络模型的模型参数执行每轮迭代训练的反向传播操作前，获取与神经网络模型中的各网络层对应的辅助网络；辅助网络包含与网络层中的各神经元对应的辅助参数，辅助参数利用与神经网络模型在每轮迭代训练中共同确定的损失值进行迭代更新；利用门控单元确定各辅助参数对应的门控值；将门控值不大于门控阈值的辅助参数对应的神经元所包含的模型参数设置为待更新参数，并清除不属于待更新参数的模型参数；门控阈值利用计算设备的存储资源量设置；可减少对计算设备存储资源的消耗。
-
公开(公告)号：CN111858116B
公开(公告)日：2024-02-13
申请号：CN202010568683.6
申请日：2020-06-19
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F11/07
Abstract: 本申请公开了一种信息记录方法、装置、设备及可读存储介质。本申请公开的方法包括：若服务器启动，则在基于OpenPower平台的FPGA加速卡的DDR中确定环形缓冲区；确定环形缓冲区的起始地址和结束地址，并将起始地址和结束地址配置给FPGA加速卡；在服务器运行过程中，实时记录预设调试信息至环形缓冲区，以便在服务器发生故障后，根据环形缓冲区中的数据进行故障定位。本申请在服务器运行过程中，利用FPGA加速卡的DDR记录预设调试信息，因此在宕机故障造成服务器的CPU错误时，也可以确保调试信息的记录，从而有助于进行故障定位。相应地，本申请提供的一种信息记录装置、设备及可读存储介质，也同样具有上述技术效果。
-
公开(公告)号：CN114936043A
公开(公告)日：2022-08-23
申请号：CN202210551809.8
申请日：2022-05-20
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F9/4401 , G06F15/173 , H04L67/06
Abstract: 本申请公开了一种池化异构资源启动方法、装置、设备及存储介质，涉及异构资源虚拟化技术领域，包括：监测应用服务器是否开始启动，得到相应的监测结果；根据监测结果确定是否下载应用逻辑存储服务器中预先存储的应用逻辑至池化异构资源并记录相应的下载情况；基于下载情况触发启动控制指令，并利用启动控制指令控制池化异构资源启动。本申请在监测到所述应用服务器开始启动时，直接下载应用逻辑存储服务器中预先存储的应用逻辑至池化异构资源，避免应用逻辑从应用逻辑存储服务器中转到应用服务器，然后再到池化异构资源上所造成的时延，而且能够解决应用服务器启动之后，才能启动池化异构资源的问题，从而避免耗费大量的启动时间，提高启动性能。
-
公开(公告)号：CN114138101A
公开(公告)日：2022-03-04
申请号：CN202111137995.2
申请日：2021-09-27
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F1/3287 , G06F15/78
Abstract: 本发明公开了一种功耗控制方法，考虑到加速卡在对待加速应用的处理过程中，并不一定使用自身内部所有的多个接口控制模块，因此本申请可以在目标加速卡负责处理的待加速应用的组合发生变化时，将当前目标加速卡内参与状态为不参与的接口控制模块关闭，在不影响加速卡正常工作的基础上降低了加速卡的功耗，从而节约了用电成本。本发明还公开了一种功耗控制装置、设备及计算机可读存储介质，具有如上功耗控制方法相同的有益效果。
-
-
-
-
-
-
-
-
-
Search Results
60
records
(took 0.044 seconds)
