-
公开(公告)号：CN114521295B
公开(公告)日：2025-04-25
申请号：CN202080069301.3
申请日：2020-09-25
Applicant: 欧司朗光电半导体有限公司
IPC: H10H20/01 , H10H20/812 , H10H20/816 , H10H20/824
Abstract: 在一个实施方式中，方法用于制造光电子半导体芯片(1)并且包括：A)在生长衬底(2)上沿着生长方向(G)生长AlInGaAsP半导体层序列(3)，其中半导体层序列(3)包括用于产生辐射的有源区(33)，并且有源区(33)由多个、彼此交替的量子阱层(61)和势垒层(62)组成；B)产生结构化的掩模层(5、34)；C)在至少一个混匀区域(51)中借助于将混匀辅助材料(55)穿过掩模层(5、34)的开口(50)施加到有源区(33)中来局部地混匀量子阱层(61)和势垒层(62)；并且D)将半导体层序列(3)分割成用于半导体芯片(1)的子区域(39)，其中势垒层(62)在步骤A)中由[(AlxGa1‑x)yIn1‑y]zP1‑z生长，其中x≥0.5。
-
公开(公告)号：CN107004740B
公开(公告)日：2019-02-01
申请号：CN201580065421.5
申请日：2015-11-25
Applicant: 欧司朗光电半导体有限公司
Abstract: 提出一种光电子半导体芯片(10)，所述光电子半导体芯片包括：‑p型半导体区域(4)，‑n型半导体区域(6)，‑在p型半导体区域(4)和n型半导体区域(6)之间设置的有源层(5)，所述有源层构成为多量子阱结构(51，52)，其中‑多量子阱结构(51，52)具有：第一区域(51)，所述第一区域由交替的第一量子阱层(51A)和第一阻挡层(51B)构成；和第二区域，所述第二区域具有至少一个第二量子阱层(52A)和至少一个第二阻挡层(52B)，‑至少一个第二量子阱层(52A)具有电子带隙(EQW2)，所述电子带隙小于第一量子阱层(51A)的电子带隙(EQW1)，‑至少一个第二阻挡层(52B)具有电子带隙(EB2)，所述电子带隙大于第一阻挡层(51B)的电子带隙(EB1)。
-
公开(公告)号：CN113892193B
公开(公告)日：2025-03-04
申请号：CN202080039544.2
申请日：2020-05-19
Applicant: 欧司朗光电半导体有限公司
IPC: H10H20/01 , H10H20/81 , H10H20/824
Abstract: 一种用于制造半导体装置特别是光电装置的方法，该方法包括：设置生长衬底(10)；沉积n型掺杂的第一层(20)以及将有源区(30)沉积在n型掺杂的第一层(20)上；然后，将第二层(50)沉积到有源区(30)上；第二层在第二层(50)中掺杂有Mg；在沉积Mg之后，将Zn沉积在第二层(50)中，使得第二层中Zn的浓度在第二层的与有源区相邻的第一区域中从第一值减小到第二值，所述第一区域在5nm至200nm的范围内，特别地小于50nm。
-
公开(公告)号：CN113711352B
公开(公告)日：2025-03-04
申请号：CN202080027226.4
申请日：2020-03-06
Applicant: 欧司朗光电半导体有限公司
Inventor： 彼得鲁斯·松德格伦 , 安德烈亚斯·比贝尔斯多夫
Abstract: 提出一种由多个构件(10)、改性的牺牲层(4)和共同的中间载体(90)构成的构件复合件(100)，其中所述构件分别具有半导体本体(2)，所述半导体本体具有有源区(23)，其中所述半导体本体设置在所述中间载体上并且通过分离沟道(4T)彼此横向地间隔开。牺牲层在竖直方向上设置在所述中间载体和所述半导体本体之间，其中所述牺牲层在所述半导体本体和共同的中间载体之间具有多个保持元件(3)，并且其中所述半导体本体仅经由所述保持元件与所述中间载体机械连接。所述保持元件在横向方向上由空腔(4H)包围。所述半导体本体构成为能够与所述中间载体脱离，其中所述保持元件在机械负荷下或通过辐照或通过刻蚀将所述半导体本体从所述中间载体释放。此外，提出一种具有与这种构件复合件(100)脱离的半导体本体(2)的构件(10)，以及一种用于制造多个这种构件的方法。
-
公开(公告)号：CN114270544A
公开(公告)日：2022-04-01
申请号：CN202080056469.0
申请日：2020-07-23
Applicant: 欧司朗光电半导体有限公司
Abstract: 提出一种器件(10)，其具有载体(1)、设置在所述载体上的半导体本体(2)、至少局部地设置在所述载体和所述半导体本体之间的中间层(3、31、32)和第一接触结构(41)，其中所述半导体本体具有第一半导体层(21)、第二半导体层(22)和有源区(23)，所述有源区沿竖直方向设置在所述半导体层(21、22)之间并且设立为用于产生电磁辐射。所述有源区沿着侧向方向具有局部去激活的区域(23D、23E)，所述局部去激活的区域不设立为用于产生电磁辐射。所述半导体本体具有开口(2R)，所述开口穿过所述第二半导体层和所述有源区朝向所述第一半导体层延伸，其中所述开口与所述有源区的去激活的区域不同并且部分地用所述中间层的材料填充。此外，所述第一接触结构设立为用于对所述第一半导体层进行电接触并且在俯视图中与所述开口重叠。此外提出一种用于制造这种器件的方法。
-
Patent Agency Ranking
公开(公告)号：CN108292697B
公开(公告)日：2020-03-06
申请号：CN201680067380.8
申请日：2016-11-17
Applicant: 欧司朗光电半导体有限公司
Abstract: 提出一种发光二极管芯片，所述发光二极管芯片具有：外延的半导体层序列(1)，所述半导体层序列具有有源区(2)，所述有源区在运行时产生电磁辐射；和钝化层(10)，在所述钝化层中静力学固定电的载流子，或者所述钝化层引起半导体层序列(1)的表面态的饱和。钝化层(10)施加在半导体层序列(1)的侧面(8)上，并且钝化层(10)至少部分地遮盖有源区(2)。
-
公开(公告)号：CN113994483A
公开(公告)日：2022-01-28
申请号：CN202080041359.7
申请日：2020-05-19
Applicant: 欧司朗光电半导体有限公司
IPC: H01L33/00 , H01L21/268 , H01L21/18
Abstract: 一种对包括一组磷化铝镓铟发光二极管或AlGaInP‑LED的半导体晶圆(10)进行处理以提高AlGaInP‑LED的光产生效率的方法，其中，每个ALGaInP‑LED包括夹在两个外层之间的用于光产生的核心有源层，核心有源层具有中心光产生区域(20)和围绕中心光产生区域的外围边缘(22)，该方法包括以下步骤：利用激光束(L)处理每个AlGaInP‑LED的核心有源层的外围边缘(22)，从而将每个外围边缘(22)中的最小带隙增加到以下这样的程度：在AlGaInP‑LED的后续操作期间，电子空穴复合基本上被限制于中心光产生区域。
-
公开(公告)号：CN108292697A
公开(公告)日：2018-07-17
申请号：CN201680067380.8
申请日：2016-11-17
Applicant: 欧司朗光电半导体有限公司
Abstract: 提出一种发光二极管芯片，所述发光二极管芯片具有：外延的半导体层序列(1)，所述半导体层序列具有有源区(2)，所述有源区在运行时产生电磁辐射；和钝化层(10)，在所述钝化层中静力学固定电的载流子，或者所述钝化层引起半导体层序列(1)的表面态的饱和。钝化层(10)施加在半导体层序列(1)的侧面(8)上，并且钝化层(10)至少部分地遮盖有源区(2)。
-
公开(公告)号：CN107004740A
公开(公告)日：2017-08-01
申请号：CN201580065421.5
申请日：2015-11-25
Applicant: 欧司朗光电半导体有限公司
Abstract: 提出一种光电子半导体芯片(10)，所述光电子半导体芯片包括：‑p型半导体区域(4)，‑n型半导体区域(6)，‑在p型半导体区域(4)和n型半导体区域(6)之间设置的有源层(5)，所述有源层构成为多量子阱结构(51，52)，其中‑多量子阱结构(51，52)具有：第一区域(51)，所述第一区域由交替的第一量子阱层(51A)和第一阻挡层(51B)构成；和第二区域，所述第二区域具有至少一个第二量子阱层(52A)和至少一个第二阻挡层(52B)，‑至少一个第二量子阱层(52A)具有电子带隙(EQW2)，所述电子带隙小于第一量子阱层(51A)的电子带隙(EQW1)，‑至少一个第二阻挡层(52B)具有电子带隙(EB2)，所述电子带隙大于第一阻挡层(51B)的电子带隙(EB1)。
-
公开(公告)号：CN102834937B
公开(公告)日：2015-08-26
申请号：CN201180018587.3
申请日：2011-04-08
Applicant: 欧司朗光电半导体有限公司
CPC classification number: H01L33/14 , H01L31/112 , H01L33/02 , H01L33/30 , H01L33/305 , H01L33/382 , H01L33/40 , H01L33/486 , H01L33/60 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提出带有半导体层序列（5）的发光二极管芯片，所述半导体层序列具有磷化物化合物半导体材料，其中所述半导体层序列（5）包括p型半导体区域（2）、n型半导体区域（4）和设置在所述p型半导体区域（2）和所述n型半导体（4）之间的用于发射电磁辐射的有源层（3）。所述n型半导体区域（4）是面向发光二极管芯片的辐射出射面（6）的，并且所述p型半导体区域（2）是面向发光二极管芯片的支承件（7）的。在所述支承件（7）和所述p型半导体区域（2）之间设置有小于500nm厚的电流扩展层（1），所述电流扩展层具有一个或多个p掺杂的AlxGa1-xAs层，其中0.5＜x≤1。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.037 seconds)
