-
公开(公告)号：CN113994483A
公开(公告)日：2022-01-28
申请号：CN202080041359.7
申请日：2020-05-19
Applicant: 欧司朗光电半导体有限公司
IPC: H01L33/00 , H01L21/268 , H01L21/18
Abstract: 一种对包括一组磷化铝镓铟发光二极管或AlGaInP‑LED的半导体晶圆(10)进行处理以提高AlGaInP‑LED的光产生效率的方法，其中，每个ALGaInP‑LED包括夹在两个外层之间的用于光产生的核心有源层，核心有源层具有中心光产生区域(20)和围绕中心光产生区域的外围边缘(22)，该方法包括以下步骤：利用激光束(L)处理每个AlGaInP‑LED的核心有源层的外围边缘(22)，从而将每个外围边缘(22)中的最小带隙增加到以下这样的程度：在AlGaInP‑LED的后续操作期间，电子空穴复合基本上被限制于中心光产生区域。
-
公开(公告)号：CN113892193B
公开(公告)日：2025-03-04
申请号：CN202080039544.2
申请日：2020-05-19
Applicant: 欧司朗光电半导体有限公司
IPC: H10H20/01 , H10H20/81 , H10H20/824
Abstract: 一种用于制造半导体装置特别是光电装置的方法，该方法包括：设置生长衬底(10)；沉积n型掺杂的第一层(20)以及将有源区(30)沉积在n型掺杂的第一层(20)上；然后，将第二层(50)沉积到有源区(30)上；第二层在第二层(50)中掺杂有Mg；在沉积Mg之后，将Zn沉积在第二层(50)中，使得第二层中Zn的浓度在第二层的与有源区相邻的第一区域中从第一值减小到第二值，所述第一区域在5nm至200nm的范围内，特别地小于50nm。
-
Patent Agency Ranking
公开(公告)号：CN114521295A
公开(公告)日：2022-05-20
申请号：CN202080069301.3
申请日：2020-09-25
Applicant: 欧司朗光电半导体有限公司
Abstract: 在一个实施方式中，方法用于制造光电子半导体芯片(1)并且包括：A)在生长衬底(2)上沿着生长方向(G)生长AlInGaAsP半导体层序列(3)，其中半导体层序列(3)包括用于产生辐射的有源区(33)，并且有源区(33)由多个、彼此交替的量子阱层(61)和势垒层(62)组成；B)产生结构化的掩模层(5、34)；C)在至少一个混匀区域(51)中借助于将混匀辅助材料(55)穿过掩模层(5、34)的开口(50)施加到有源区(33)中来局部地混匀量子阱层(61)和势垒层(62)；并且D)将半导体层序列(3)分割成用于半导体芯片(1)的子区域(39)，其中势垒层(62)在步骤A)中由[(AlxGa1‑x)yIn1‑y]zP1‑z生长，其中x≥0.5。
-
公开(公告)号：CN113892193A
公开(公告)日：2022-01-04
申请号：CN202080039544.2
申请日：2020-05-19
Applicant: 欧司朗光电半导体有限公司
Abstract: 一种用于制造半导体装置特别是光电装置的方法，该方法包括：设置生长衬底(10)；沉积n型掺杂的第一层(20)以及将有源区(30)沉积在n型掺杂的第一层(20)上；然后，将第二层(50)沉积到有源区(30)上；第二层在第二层(50)中掺杂有Mg；在沉积Mg之后，将Zn沉积在第二层(50)中，使得第二层中Zn的浓度在第二层的与有源区相邻的第一区域中从第一值减小到第二值，所述第一区域在5nm至200nm的范围内，特别地小于50nm。
-
公开(公告)号：CN104584242A
公开(公告)日：2015-04-29
申请号：CN201380044391.0
申请日：2013-08-08
Applicant: 欧司朗光电半导体有限公司
CPC classification number: H01L33/0025 , H01L33/06 , H01L33/14 , H01L33/145 , H01L33/30 , H01L33/60 , H01L2924/0002 , H01L2924/00
Abstract: 提出一种光电子半导体本体(1)，所述半导体本体具有带有设为用于产生辐射的有源区域(20)、第一势垒区域(21)和第二势垒区域(22)的半导体层序列(2)。有源区域(20)设置在第一势垒区域(21)和第二势垒区域(22)之间。在第一势垒区域(21)中设置有至少一个载流子势垒层(3)，所述载流子势垒层是拉应变的。此外，提出一种具有这样的半导体本体的半导体芯片(10)。
-
公开(公告)号：CN114521295B
公开(公告)日：2025-04-25
申请号：CN202080069301.3
申请日：2020-09-25
Applicant: 欧司朗光电半导体有限公司
IPC: H10H20/01 , H10H20/812 , H10H20/816 , H10H20/824
Abstract: 在一个实施方式中，方法用于制造光电子半导体芯片(1)并且包括：A)在生长衬底(2)上沿着生长方向(G)生长AlInGaAsP半导体层序列(3)，其中半导体层序列(3)包括用于产生辐射的有源区(33)，并且有源区(33)由多个、彼此交替的量子阱层(61)和势垒层(62)组成；B)产生结构化的掩模层(5、34)；C)在至少一个混匀区域(51)中借助于将混匀辅助材料(55)穿过掩模层(5、34)的开口(50)施加到有源区(33)中来局部地混匀量子阱层(61)和势垒层(62)；并且D)将半导体层序列(3)分割成用于半导体芯片(1)的子区域(39)，其中势垒层(62)在步骤A)中由[(AlxGa1‑x)yIn1‑y]zP1‑z生长，其中x≥0.5。
-
公开(公告)号：CN104584242B
公开(公告)日：2017-03-22
申请号：CN201380044391.0
申请日：2013-08-08
Applicant: 欧司朗光电半导体有限公司
CPC classification number: H01L33/0025 , H01L33/06 , H01L33/14 , H01L33/145 , H01L33/30 , H01L33/60 , H01L2924/0002 , H01L2924/00
Abstract: 提出一种光电子半导体本体(1)，所述半导体本体具有带有设为用于产生辐射的有源区域半导体层序列(2)。有源区域(20)设置在第一势垒区域(21)和第二势垒区域(22)之间。在第一势垒区域(21)中设置有至少一个载流子势垒层(3)，所述载流子势垒层是拉应变的。此外，提出一种具有这样的半导体本体的半导体芯片(10)。(20)、第一势垒区域(21)和第二势垒区域(22)的
-
-
-
-
-
-
Search Results
7
records
(took 0.024 seconds)
