公开(公告)号：CN114203552A

公开(公告)日：2022-03-18

申请号：CN202110086060.X

申请日：2021-01-22

Applicant: 株式会社东芝 ,  东芝电子元件及存储装置株式会社

Inventor： 横山昇 ,  佐藤和幸

IPC: H01L21/336 ,  H01L21/66 ,  H01L29/06 ,  H01L29/78

Abstract: 实施方式提供能够减少杂质量差的半导体部件的制造方法以及半导体装置的制造方法。在实施方式的半导体部件的制造方法中，测定包含第一导电型的第一半导体层的半导体基板的第一质量。在所述第一半导体层的上表面形成第一开口。测定形成有所述第一开口的所述半导体基板的第二质量。在所述第一开口的内部形成第二导电型的第二半导体层时，使所述第二半导体层中的第二导电型的杂质浓度根据所述第一质量与所述第二质量的质量差而变化。

公开(公告)号：CN104779181A

公开(公告)日：2015-07-15

申请号：CN201410305675.7

申请日：2014-06-30

Applicant: 株式会社东芝

Inventor： 横山昇

IPC: H01L21/67 ,  H01L21/02

CPC classification number: F26B3/00 ,  H01L21/02057 ,  H01L21/67028 ,  H01L21/67057 ,  H01L21/67109 ,  H01L21/67034

Abstract: 本发明涉及半导体制造装置以及半导体装置的制造方法，该半导体制造装置具备收容半导体基板的腔。真空部将腔内减压。加热部对半导体基板进行加热。在真空部中，通过将腔内减压而使附着于半导体基板的水分冻结。加热部对半导体基板进行加热而使在半导体基板冻结的水分升华。