公开(公告)号：CN102848303B

公开(公告)日：2015-07-15

申请号：CN201210069407.0

申请日：2012-03-15

Applicant: 株式会社东芝

Inventor： 田久真也 ,  清水纪子 ,  藤田努

IPC: B24B37/10 ,  B24B9/06 ,  H01L21/304

CPC classification number: H01L21/304 ,  B24B7/228 ,  H01L21/3043

Abstract: 本发明提供半导体晶片的加工方法、加工装置以及半导体晶片。通过实施例公开半导体晶片加工方法。该方法包括以下工序：用第一砂轮或刀片对在表面形成有半导体元件的半导体晶片背面的外缘部进行研磨以形成环状的槽的工序；用第二砂轮对所述槽内侧的凸部进行研磨以在所述半导体晶片的背面与所述槽一体地形成凹部的工序；和用第三砂轮进一步对包含由所述第二砂轮研磨出的研磨面的所述凹部的底面进行研磨的工序。

公开(公告)号：CN103311226A

公开(公告)日：2013-09-18

申请号：CN201310040814.3

申请日：2013-02-01

Applicant: 株式会社东芝

Inventor： 藤田努 ,  高野勇佑 ,  川户雅敏

IPC: H01L23/552 ,  H01L21/56

CPC classification number: H01L24/97 ,  H01L24/73 ,  H01L2224/04042 ,  H01L2224/32225 ,  H01L2224/48227 ,  H01L2224/49175 ,  H01L2224/73265 ,  H01L2224/97 ,  H01L2924/1531 ,  H01L2924/181 ,  H01L2924/3025 ,  H01L2924/00012 ,  H01L2224/85 ,  H01L2224/83 ,  H01L2924/00

Abstract: 本发明涉及半导体装置及其制造方法，能够使屏蔽层与基板GND简便地导通，谋求屏蔽效果的提高及制造成本的降低。半导体装置的制造方法包括：在基板（10）上搭载多个半导体芯片（20），并且沿着包含切割线的芯片周边部形成上表面的高度比基板表面高的导电体（30）的工序；以树脂层（40）覆盖各半导体芯片（20）及导电体（30）的工序；对树脂层（40）沿着切割线进行半切削，并且使导电体（30）的上表面露出的工序；以导电材料覆盖通过半切削而露出的导电体（30）及树脂层（40）的工序；和以切割线对所述基板（10）、所述导电体（30）及所述导电材料（40）进行切削，切出为各个装置的工序。

公开(公告)号：CN105990187A

公开(公告)日：2016-10-05

申请号：CN201510097273.7

申请日：2015-03-04

Applicant: 株式会社东芝

Inventor： 藤田努

IPC: H01L21/67 ,  H01L21/78

Abstract: 本发明涉及一种半导体制造装置以及半导体装置的制造方法。本发明的实施方式是当在将多个半导体零件隔着接着层贴附在扩张片上的状态下拉伸扩张片而将接着层分割时，抑制未分割区域的产生。实施方式的半导体制造装置包括：第二环，对于具备第一环、被所述第一环固定的扩张片及隔着接着层贴附在所述扩张片上并且相互被分割的多个半导体零件的被处理体，压接所述扩张片；第三环，压制所述第一环；以及驱动机构，使所述被处理体及所述第二环中的至少一个升降，以使所述第一环与所述第二环之间产生高低差而拉伸所述扩张片；并且所述第二环的外周或所述第三环的内周具有如下形状：与第一方向正交的第二方向的宽度比所述第一方向的宽度小。

公开(公告)号：CN104425334A

公开(公告)日：2015-03-18

申请号：CN201310741341.X

申请日：2013-12-27

Applicant: 株式会社东芝

Inventor： 藤田努 ,  杉沢佳史

IPC: H01L21/683

Abstract: 本发明的实施方式提供能够既抑制对半导体芯片的损伤又可靠地对半导体晶片以及粘接层中的至少一方进行分割的半导体制造装置以及半导体装置的制造方法。实施方式的半导体制造装置具备：保持机构，其对在贴附有半导体晶片的带的位于所述半导体晶片的周围的空白部分所贴附的环进行保持；和工作台，其通过相对于环相对地上升从而对所述带进行扩展。工作台具有对半导体晶片的除外周区域外的中央区域进行吸附的第1吸附部。

公开(公告)号：CN102848303A

公开(公告)日：2013-01-02

申请号：CN201210069407.0

申请日：2012-03-15

Applicant: 株式会社东芝

Inventor： 田久真也 ,  清水纪子 ,  藤田努

IPC: B24B37/04 ,  H01L21/304

CPC classification number: H01L21/304 ,  B24B7/228 ,  H01L21/3043

Abstract: 本发明提供半导体晶片的加工方法、加工装置以及半导体晶片。通过实施例公开半导体晶片加工方法。该方法包括以下工序：用第一砂轮或刀片对在表面形成有半导体元件的半导体晶片背面的外缘部进行研磨以形成环状的槽的工序；用第二砂轮对所述槽内侧的凸部进行研磨以在所述半导体晶片的背面与所述槽一体地形成凹部的工序；和用第三砂轮进一步对包含由所述第二砂轮研磨出的研磨面的所述凹部的底面进行研磨的工序。

公开(公告)号：CN106057792A

公开(公告)日：2016-10-26

申请号：CN201610213415.6

申请日：2016-04-07

Applicant: 株式会社东芝

Inventor： 藤田努 ,  向田秀子 ,  杉沢佳史

IPC: H01L27/00 ,  H01L21/78 ,  H01L21/683

Abstract: 本发明的实施方式提供一种能够容易地制造半导体装置的半导体装置的制造方法。实施方式的半导体装置的制造方法具备：将第一支撑带贴附在半导体晶片的第一面的步骤；使所述半导体晶片单片化为多个半导体芯片的步骤；将第二支撑带沿第一方向贴附在所述多个半导体芯片的第二面的步骤；将所述第一支撑带从所述多个半导体芯片剥离的步骤；及通过使所述第二支撑带延伸来扩大所述半导体芯片之间的距离的步骤；所述第二半导体支撑带相对于第一方向的伸长而产生的标称应力与相对于第二方向的伸长而产生的标称应力之比为0.7～1.4。