-
公开(公告)号：CN1681046A
公开(公告)日：2005-10-12
申请号：CN200510065564.4
申请日：2000-06-28
Applicant: 株式会社东芝
CPC classification number: G06F11/10 , G06F11/1008 , G06F11/1068 , G06F11/1072 , G11C7/1006 , G11C16/0483 , G11C16/10 , G11C2029/0411 , G11C2207/104
Abstract: 一种快闪存储器，可内部自动校正错误，与现有产品具有互换性。它包括：存储器段；指令接口3，接受外部指令产生控制信号；电路7，由写入指令信号激活，产生控制信号；错误校正电路11，由写入数据输入指令信号激活，与外部输入的第一信号同步，接受外部输入的写入数据，由写入指令激活，与控制信号同步，产生检查数据；电路17，相对各个存储器单元设置，将写入数据或检查数据取入暂存；写入电路13～15，由写入指令激活，将存储的写入数据和检查数据写入存储器段。
-
公开(公告)号：CN1263136C
公开(公告)日：2006-07-05
申请号：CN02143725.4
申请日：2002-08-30
Applicant: 株式会社东芝
CPC classification number: G11C16/0408 , G11C16/08 , G11C16/26 , G11C29/70
Abstract: 一种非易失性半导体存储器，其特征在于具有：第1和第2非易失性存储片；设置在上述第1和第2非易失性存储片间的区域，分别与上述第1非易失性存储片的位线和上述第2非易失性存储片的位线选择性连接的读取用数据线以及写入校验用数据线，上述读取用数据线和写入校验用数据线为上述第1和第2非易失性存储片共有；与上述读取用数据线连接的读取用传感放大器；与上述写入校验用数据线连接的写入校验用传感放大器；以及与上述写入校验用数据线连接的写入电路。
-
公开(公告)号：CN1196199C
公开(公告)日：2005-04-06
申请号：CN02141618.4
申请日：2002-09-06
Applicant: 株式会社东芝
IPC: H01L27/115 , G11C16/00 , G11C17/00
CPC classification number: G11C29/846 , G11C16/20 , G11C2029/1208
Abstract: 披露一种非易失性半导体存储器件，它包括：具有可电重写的存储单元的第一存储单元阵列；具有可电重写数据的冗余存储单元的第二存储单元阵列；可存储规定代码的第一存储部件；对所选代码与规定代码进行比较以产生激活信号的第一比较器；不良地址锁存电路，由激活信号进行激活和可被控制以暂时锁存对应于不良的不良地址；存储不良地址锁存电路锁存的不良地址的第二存储部件；第二比较器，对输入地址与不良地址进行比较，当输入地址与不良地址一致时产生置换控制信号；和置换电路，用第二存储单元阵列的输出来置换第一存储单元阵列的输出。
-
公开(公告)号：CN1405890A
公开(公告)日：2003-03-26
申请号：CN02141618.4
申请日：2002-09-06
Applicant: 株式会社东芝
IPC: H01L27/115 , G11C16/00 , G11C17/00
CPC classification number: G11C29/846 , G11C16/20 , G11C2029/1208
Abstract: 披露一种非易失性半导体存储器件，它包括：具有可电重写的存储单元的第一存储单元阵列；具有可电重写数据的冗余存储单元的第二存储单元阵列；可存储规定代码的第一存储部件；对所选代码与规定代码进行比较以产生激活信号的第一比较器；不良地址锁存电路，由激活信号进行激活和可被控制以暂时锁存对应于不良的不良地址；存储不良地址锁存电路锁存的不良地址的第二存储部件；第二比较器，对输入地址与不良地址进行比较，当输入地址与不良地址一致时产生置换控制信号；和置换电路，用第二存储单元阵列的输出来置换第一存储单元阵列的输出。
-
公开(公告)号：CN1206657C
公开(公告)日：2005-06-15
申请号：CN00119249.3
申请日：2000-06-28
Applicant: 株式会社东芝
CPC classification number: G06F11/10 , G06F11/1008 , G06F11/1068 , G06F11/1072 , G11C7/1006 , G11C16/0483 , G11C16/10 , G11C2029/0411 , G11C2207/104
Abstract: 一种快闪存储器，可内部自动校正错误，与现有产品具有互换性。它包括：存储器段；指令接口(3)，接受外部指令产生控制信号；电路(7)，由写入指令信号激活，产生控制信号；错误校正电路(11)，由写入数据输入指令信号激活，与外部输入的第一信号同步，接受外部输入的写入数据，由写入指令激活，与控制信号同步，产生检查数据；电路(17)，相对各个存储器单元设置，将写入数据或检查数据取入暂存；写入电路(13～15)，由写入指令激活，将存储的写入数据和检查数据写入存储器段。
-
Patent Agency Ranking
公开(公告)号：CN1419291A
公开(公告)日：2003-05-21
申请号：CN02129632.4
申请日：2002-09-05
Applicant: 株式会社东芝
CPC classification number: G11C8/12 , G11C16/08 , G11C16/28 , G11C16/3418 , G11C16/3436 , G11C29/846 , H01L27/115
Abstract: 作为非易失性半导体存储器的第1地址，分配第1列地址。此外，作为比上述第1地址更往高位的第2地址，分配第1行地址。此外，作为比上述第2地址更往高位的第3地址，分配块地址。
-
公开(公告)号：CN1405888A
公开(公告)日：2003-03-26
申请号：CN02142963.4
申请日：2002-09-13
Applicant: 株式会社东芝
CPC classification number: G11C5/147
Abstract: 公开了一种恒定电压产生电路，其特征在于，该恒定电压产生电路包括：第1恒定电流产生电路，包含第1晶体管和第2晶体管，产生依赖于第1晶体管和第2晶体管的阈值电压的差决定的第1电压和第1电流；第2恒定电流产生电路，产生与所述第1电流成正比的第2电流；以及电压产生电路，包含将栅极和漏极连接的第3晶体管，在所述第2电流流过该第3晶体管时产生第2电压。
-
公开(公告)号：CN1681046B
公开(公告)日：2011-07-13
申请号：CN200510065564.4
申请日：2000-06-28
Applicant: 株式会社东芝
CPC classification number: G06F11/10 , G06F11/1008 , G06F11/1068 , G06F11/1072 , G11C7/1006 , G11C16/0483 , G11C16/10 , G11C2029/0411 , G11C2207/104
Abstract: 一种快闪存储器，可内部自动校正错误，与现有产品具有互换性。它包括：存储器段；指令接口3，接受外部指令产生控制信号；电路7，由写入指令信号激活，产生控制信号；错误校正电路11，由写入数据输入指令信号激活，与外部输入的第一信号同步，接受外部输入的写入数据，由写入指令激活，与控制信号同步，产生检查数据；电路17，相对各个存储器单元设置，将写入数据或检查数据取入暂存；写入电路13～15，由写入指令激活，将存储的写入数据和检查数据写入存储器段。
-
公开(公告)号：CN1208834C
公开(公告)日：2005-06-29
申请号：CN02142963.4
申请日：2002-09-13
Applicant: 株式会社东芝
CPC classification number: G11C5/147
Abstract: 公开了一种恒定电压产生电路，其特征在于，该恒定电压产生电路包括：第1恒定电流产生电路，包含第1晶体管和第2晶体管，产生依赖于第1晶体管和第2晶体管的阈值电压的差决定的第1电压和第1电流；第2恒定电流产生电路，产生与所述第1电流成正比的第2电流；以及电压产生电路，包含将栅极和漏极连接的第3晶体管，在所述第2电流流过该第3晶体管时产生第2电压。
-
公开(公告)号：CN1404151A
公开(公告)日：2003-03-19
申请号：CN02143725.4
申请日：2002-08-30
Applicant: 株式会社东芝
CPC classification number: G11C16/0408 , G11C16/08 , G11C16/26 , G11C29/70
Abstract: 一种非易失性半导体存储器，具有第1和第2非易失性存储片、读取用数据线以及写入校验用数据线、读取用传感放大器、写入校验用传感放大器、以及写入电路。上述各数据线设置在第1和第2非易失性存储片间的区域。分别选择性连接到第1非易失性存储片的位线和第2非易失性存储片的位线。上述读取用传感放大器连接到读取用数据线。写入校验用传感放大器和上述写入电路分别连接到写入校验用数据线。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.015 seconds)
