公开(公告)号：CN1107345C

公开(公告)日：2003-04-30

申请号：CN97121332.1

申请日：1994-08-05

Applicant: 松下电器产业株式会社

Inventor： 有田浩二 ,  藤井英治 ,  嶋田恭博 ,  上本康裕 ,  那须徹 ,  松田明浩 ,  长野能久 ,  井上敦雄 ,  松浦武敏 ,  大槻逹男

IPC: H01L21/82 ,  H01L21/324 ,  H01L21/30 ,  H01L27/10

CPC classification number: H01L27/11502 ,  H01L27/10852 ,  H01L27/11585 ,  H01L27/1159 ,  H01L28/40 ,  H01L28/55 ,  H01L28/60 ,  H01L28/75 ,  Y10S438/958

Abstract: 本发明提供一种在形成有集成电路的半导体基板上通过层间绝缘膜形成电容元件的半导体器件制造方法。本发明的半导体器件制造方法，在形成电极配线后还包括：形成覆盖所述电极配线的第二层间绝缘膜(59)的工序；除去位于所述电容元件上部的第二层间绝缘膜(59)的工序；热处理所述电容元件的工序；以及形成覆盖所述电极配线的保护膜(55)的工序。通过上述步骤，即便所增加的第二层间绝缘膜(59)中含氢等，也能够防止氢对电容元件造成不良影响。

公开(公告)号：CN100403520C

公开(公告)日：2008-07-16

申请号：CN200410078515.X

申请日：1996-06-21

Applicant: 松下电器产业株式会社

Inventor： 有田浩二 ,  松田明浩 ,  长野能久 ,  那须徹 ,  藤井英治

IPC: H01L21/822 ,  H01L21/8239

CPC classification number: H01L28/40

Abstract: 本发明揭示一种半导体器件的制造方法，其特征在于，包括下列工序：在半导体基片上形成绝缘膜的工序；在所述绝缘膜上形成由上电极、电容绝缘膜、以及下电极所组成的电容元件的工序，形成所述电容元件的工序包括下列工序：在所述绝缘膜上形成下电极膜的工序；通过蚀刻所述下电极膜形成所述下电极的工序；在所述下电极上形成由强电介质材料制成的电容绝缘膜的工序；在所述电容绝缘膜上形成上电极膜的工序；通过利用上电极形成用掩模对所述上电极膜进行蚀刻，形成所述上电极的工序；以及利用所述电容绝缘膜的端部比所述上电极端部大0.1μm以上的电容绝缘膜用掩模对所述电容绝缘膜进行干式蚀刻的工序。

公开(公告)号：CN1079585C

公开(公告)日：2002-02-20

申请号：CN95106466.5

申请日：1995-06-21

Applicant: 松下电器产业株式会社

Inventor： 藤井英治 ,  井上敦雄 ,  有田浩二 ,  那须徹 ,  松田明浩

IPC: H01L27/105 ,  H01L21/8232

CPC classification number: H01L28/40 ,  H01L21/3105 ,  H01L21/76828

Abstract: 本发明揭示一种半导体器件，该器件的构成包括：在表面形成集成电路的半导体基片，形成在该基片上且具有通达集成电路的第1通孔的第1绝缘膜，形成在第1绝缘膜上的电容元件，形成在第1绝缘膜上覆盖电容元件且具有分别通达上电极和下电极的第2通孔的第2绝缘膜，以及形成分别通过第1和第2通孔与集成电路和电容元件连接的电极布线。所述电容元件电介质膜的氢面密度在1011个/cm2以下。

公开(公告)号：CN1627501A

公开(公告)日：2005-06-15

申请号：CN200410078515.X

申请日：1996-06-21

Applicant: 松下电器产业株式会社

Inventor： 有田浩二 ,  松田明浩 ,  长野能久 ,  那须徹 ,  藤井英治

IPC: H01L21/822 ,  H01L21/8239

CPC classification number: H01L28/40

Abstract: 本发明揭示一种半导体器件的制造方法，其特征在于，包括下列工序：在半导体基片上形成绝缘膜的工序；在所述绝缘膜上形成由上电极、电容绝缘膜、以及下电极所组成的电容元件的工序，形成所述电容元件的工序包括下列工序：在所述绝缘膜上形成下电极膜的工序；通过蚀刻所述下电极膜形成所述下电极的工序；在所述下电极上形成由强电介质材料制成的电容绝缘膜的工序；在所述电容绝缘膜上形成上电极膜的工序；通过利用上电极形成用掩模对所述上电极膜进行蚀刻，形成所述上电极的工序；以及利用所述电容绝缘膜的端部比所述上电极端部大0.1μm以上的电容绝缘膜用掩模对所述电容绝缘膜进行干式蚀刻的工序。

公开(公告)号：CN1082719C

公开(公告)日：2002-04-10

申请号：CN96107139.7

申请日：1996-06-27

Applicant: 松下电器产业株式会社

Inventor： 长野能久 ,  藤井英治 ,  那须徹 ,  松田明浩

IPC: H01L21/00

CPC classification number: H01L28/55

Abstract: 本发明涉及内含以高介电常数电介质或强电介质作为电容绝缘膜的电容元件的半导体器件制造方法，目的在于解决现有半导体器件内含的电容绝缘膜表面凹凸不平造成绝缘耐压低、电气特性误差大、配线断线问题，形成第一电介质膜后，在其上面沉积厚度超过其表面凸部与凹部落差的第二电介质膜，再在该第二电介质膜上面使其表面保持平整来沉积蚀刻速度与第二电介质膜蚀刻速度相等的薄膜，再同时蚀刻除去该薄膜全部和第二电介质膜的部分，使第二电介质膜表面成为平滑面，形成电容绝缘膜。