公开(公告)号：CN101393911A

公开(公告)日：2009-03-25

申请号：CN200810149908.3

申请日：2006-06-30

Applicant: 松下电器产业株式会社

Inventor： 当房哲朗 ,  冈本奈奈 ,  矢野纯一

IPC: H01L27/02 ,  H01L21/82 ,  G06F17/50

CPC classification number: H01L27/11807 ,  G06F17/5072 ,  H01L27/0207

Abstract: 本发明提供一种能够抑制由光邻近效应引起的栅长离差的半导体集成电路，包括：可激活的第一晶体管，由沿第一方向延伸的第一栅极和第一扩散区域形成；第二晶体管，由沿第一方向延伸的第二栅极和第二扩散区域形成，在与第一方向正交的第二方向上与第一晶体管邻近；以及沿第一方向延伸的第三栅极，在与第二晶体管相反的一侧，在第二方向上与第一晶体管相邻，第一栅极和第二栅极之间的间隔，比第一栅极和第三栅极之间的间隔大，在第一晶体管与第二晶体管之间具有非激活的第四晶体管，该第四晶体管具有沿上述第一方向延伸的第四栅极。

公开(公告)号：CN100463139C

公开(公告)日：2009-02-18

申请号：CN200510076450.X

申请日：2005-06-15

Applicant: 松下电器产业株式会社

Inventor： 矢野纯一

IPC: H01L21/82

CPC classification number: H01L27/0207 ,  H01L27/11807 ,  H01L2027/11831

Abstract: 在本发明的标准单元中，具有与其它晶体管不同的栅极长度的晶体管两侧的晶体管中的至少一方的晶体管总是处于截止状态。因此，即便栅极完工尺寸偏差，对标准单元的工作也没有影响，能够抑制标准单元的特性偏差。

公开(公告)号：CN1216461C

公开(公告)日：2005-08-24

申请号：CN02160456.8

申请日：2002-12-30

Applicant: 松下电器产业株式会社

Inventor： 井上源一郎 ,  矢野纯一

IPC: H03K19/00 ,  H03K19/02 ,  H01L27/00 ,  G06F15/00

CPC classification number: H03K19/0963

Abstract: 本发明提供一种半导体集成电路。该半导体集成电路具备：根据时钟信号使第1节点成为第1逻辑电平的第1晶体管；根据输入信号使所述第1节点成为与第1逻辑电平不同的第2逻辑电平的输入电路；当所述第1节点为第1逻辑电平时使所述第2节点为第1逻辑电平的第2晶体管；连接在所述第1节点和所述第2节点之间，当所述第1节点是第1逻辑电平时电阻值变大、是第2逻辑电平时电阻值变小的电阻元件；以所述第2节点作为输入，控制是否使输出节点成为第1逻辑电平的第1驱动晶体管；以与所述第1节点同一逻辑电平的信号作为输入，控制是否使所述输出节点成为第2逻辑电平的第2驱动晶体管。该半导体集成电路可输出DC噪音少的信号。

公开(公告)号：CN1945830A

公开(公告)日：2007-04-11

申请号：CN200610142049.6

申请日：2006-10-08

Applicant: 松下电器产业株式会社

Inventor： 新保宏幸 ,  矢野纯一

IPC: H01L27/02 ,  H01L23/522 ,  H01L21/82 ,  H01L21/768 ,  G06F17/50

CPC classification number: H01L27/11807 ,  H01L27/0207

Abstract: 本发明提供一种标准单元、半导体集成电路、半导体集成电路的设计方法、半导体集成电路的设计装置及标准单元库，在实施了衬底电压控制技术的标准单元中，提高设计自由度，并且减少设计工时。标准单元(300)将通常电源布线(160)、(161)配置在预先设定的位置。因此，在具有这种通常电源布线(160)、(161)的其他标准单元相邻配置时，这些通常电源布线(160)、(161)被相互接线。另外，在标准单元(300)配置在将所述其他标准单元相邻排列时相互不连接的衬底用电源端子(120)。因此，在排列多个标准单元(300)构成半导体集成电路时，能够自由设定单元间衬底电源布线的布线路径等，设计自由度提高。

公开(公告)号：CN1893074A

公开(公告)日：2007-01-10

申请号：CN200610100502.7

申请日：2006-06-30

Applicant: 松下电器产业株式会社

Inventor： 当房哲朗 ,  冈本奈奈 ,  矢野纯一

IPC: H01L27/02 ,  H01L21/82 ,  G06F17/50

CPC classification number: H01L27/11807 ,  G06F17/5072 ,  H01L27/0207

Abstract: 本发明提供一种能够抑制由光邻近效应引起的栅长离差的半导体集成电路，包括：可激活的第1晶体管，由沿第1方向延伸的第1栅极和第1扩散区域形成；第2晶体管，由沿上述第1方向延伸的第2栅极和第2扩散区域形成，在与上述第1方向正交的第2方向上与上述第1晶体管相邻；以及沿上述第1方向延伸的第3栅极，在与上述第2晶体管相反的一侧，在上述第2方向上与上述第1晶体管相邻。上述第1栅极和上述第2栅极之间的间隔，比上述第1栅极和上述第3栅极之间的间隔大。

公开(公告)号：CN1435966A

公开(公告)日：2003-08-13

申请号：CN03103519.1

申请日：2003-01-28

Applicant: 松下电器产业株式会社

Inventor： 堤正范 ,  矢野纯一

IPC: H04L7/00

CPC classification number: H03K5/135 ,  H03K5/13 ,  H03K5/14

Abstract: 本发明公开了一种用于半导体器件的延迟控制电路器件，该延迟控制电路器件包括：信号引线；毗邻引线，紧邻所述信号引线形成；以及，一控制电路，用于控制所述毗邻引线中的信号以输出一与所述信号引线中的信号相当的信号。本发明还公开了一种利用所述延迟控制电路器件的延迟控制方法和一种半导体集成电路器件。本发明提供的延迟控制电路器件和于半导体集成电路的延迟控制方法，可以在不增加电路尺寸的条件下控制信号延迟在几皮秒的范围内。

公开(公告)号：CN1240186C

公开(公告)日：2006-02-01

申请号：CN03147459.4

申请日：2003-07-11

Applicant: 松下电器产业株式会社

Inventor： 矢野纯一

IPC: H03K19/096

CPC classification number: H03K19/0963

Abstract: 一种动态电路，包括：在第一电位的电源和预充电节点(12)之间连接源极-漏极通道并将栅极端子连接在第二时钟输入端子(10)上的预充电P型MOS晶体管(1)；在放电节点和第二电位的电源之间连接源极-漏极通道并将栅极端子连接在第一时钟输入端子(7)上的放电N型MOS晶体管(4)；以及逻辑运算用N型MOS晶体管(2、3)，在上述预充电节点(12)和上述放电节点之间，形成中间节点(13)地连接上述逻辑运算用N型MOS晶体管(2、3)的源极-漏极通道，在从上述中间节点(13)到上述预充电节点(12)形成导通通道后，仍使上述预充电P型MOS晶体管(1)导通。从而可降低向中间节点分配电荷所引起的噪声。

公开(公告)号：CN1710711A

公开(公告)日：2005-12-21

申请号：CN200510076450.X

申请日：2005-06-15

Applicant: 松下电器产业株式会社

Inventor： 矢野纯一

IPC: H01L21/82

CPC classification number: H01L27/0207 ,  H01L27/11807 ,  H01L2027/11831

Abstract: 在本发明的标准单元中，具有与其它晶体管不同的栅极长度的晶体管两邻的晶体管中的至少一方的晶体管总是处于截止状态。因此，即便栅极完工尺寸零散，对标准单元的工作也没有影响，能够抑制标准单元的特性零散。

公开(公告)号：CN1627520A

公开(公告)日：2005-06-15

申请号：CN200410101941.0

申请日：2004-12-08

Applicant: 松下电器产业株式会社

Inventor： 堤正范 ,  矢野纯一

IPC: H01L27/04 ,  H01L27/088 ,  H01L21/822 ,  H01L21/765 ,  H01L21/8234

CPC classification number: H01L27/0811 ,  H01L27/0629

Abstract: 构成去耦电容的MOS晶体管的栅极部(304)上被供给VSS(302)，源极部(305)、漏极部(306)上被供给VDD(301)，衬底部(307)上被供给与源极部(305)、漏极部(306)不同的电位NWVDD(303)。将NWVDD(303)设定为高于VDD(301)时，耗尽层(309)扩大，能够以减小去耦电容的电容量而达到减小漏电流的效果。另外，将NWVDD(303)在不引起闩锁的程度内设定于VDD(301)以下时，耗尽层(309)缩小，能够增加去耦电容的电容量。通过改变供给衬底部(307)的电位NWVDD(303)，能够控制去耦电容的电容值和漏电流值。实现可控制电容值和漏电流值的且响应性良好的去耦电容。

公开(公告)号：CN1476170A

公开(公告)日：2004-02-18

申请号：CN03147459.4

申请日：2003-07-11

Applicant: 松下电器产业株式会社

Inventor： 矢野纯一

IPC: H03K19/096

CPC classification number: H03K19/0963

Abstract: 一种动态电路，包括：在第一电位的电源和预充电节点(12)之间连接源极—漏极通道并将栅极端子连接在第二时钟输入端子(10)上的预充电P型MOS晶体管(1)；在放电节点和第二电位的电源之间连接源极—漏极通道并将栅极端子连接在第一时钟输入端子(7)上的放电N型MOS晶体管(4)；以及逻辑运算用N型MOS晶体管(2、3)，在上述预充电节点(12)和上述放电节点之间，形成中间节点(13)地连接上述逻辑运算用N型MOS晶体管(2、3)的源极—漏极通道，在从上述中间节点(13)到上述预充电节点(12)形成导通通道后，仍使上述预充电P型MOS晶体管(1)导通。从而可降低向中间节点分配电荷所引起的噪声。