-
公开(公告)号：CN1435966A
公开(公告)日：2003-08-13
申请号：CN03103519.1
申请日：2003-01-28
Applicant: 松下电器产业株式会社
IPC: H04L7/00
Abstract: 本发明公开了一种用于半导体器件的延迟控制电路器件，该延迟控制电路器件包括：信号引线；毗邻引线，紧邻所述信号引线形成；以及，一控制电路，用于控制所述毗邻引线中的信号以输出一与所述信号引线中的信号相当的信号。本发明还公开了一种利用所述延迟控制电路器件的延迟控制方法和一种半导体集成电路器件。本发明提供的延迟控制电路器件和于半导体集成电路的延迟控制方法，可以在不增加电路尺寸的条件下控制信号延迟在几皮秒的范围内。
-
公开(公告)号：CN101034704A
公开(公告)日：2007-09-12
申请号：CN200710085694.3
申请日：2007-03-06
Applicant: 松下电器产业株式会社
Inventor： 堤正范
IPC: H01L27/02 , H01L23/522 , H01L21/82 , H01L21/768 , G06F17/50
CPC classification number: H01L27/118 , H01L27/0207
Abstract: 一种半导体集成电路装置，其中，从供给电位的第一电源带到接受电位供给的第一标准单元，以一定宽度的第一单元电源线供给电位。第一单元电源线的宽度根据第一标准单元的耗电、和可配置在第一电源带与第三电源带之间的标准单元的个数而确定。
-
公开(公告)号：CN1627520A
公开(公告)日：2005-06-15
申请号：CN200410101941.0
申请日：2004-12-08
Applicant: 松下电器产业株式会社
IPC: H01L27/04 , H01L27/088 , H01L21/822 , H01L21/765 , H01L21/8234
CPC classification number: H01L27/0811 , H01L27/0629
Abstract: 构成去耦电容的MOS晶体管的栅极部(304)上被供给VSS(302)，源极部(305)、漏极部(306)上被供给VDD(301)，衬底部(307)上被供给与源极部(305)、漏极部(306)不同的电位NWVDD(303)。将NWVDD(303)设定为高于VDD(301)时，耗尽层(309)扩大，能够以减小去耦电容的电容量而达到减小漏电流的效果。另外，将NWVDD(303)在不引起闩锁的程度内设定于VDD(301)以下时，耗尽层(309)缩小，能够增加去耦电容的电容量。通过改变供给衬底部(307)的电位NWVDD(303)，能够控制去耦电容的电容值和漏电流值。实现可控制电容值和漏电流值的且响应性良好的去耦电容。
-
Patent Agency Ranking
公开(公告)号：CN100590871C
公开(公告)日：2010-02-17
申请号：CN200510120416.8
申请日：2005-11-10
Applicant: 松下电器产业株式会社
Inventor： 堤正范
IPC: H01L27/02
CPC classification number: H01L27/0928
Abstract: 提供一种具有操作速度补偿功能的金属氧化物半导体(MOS)晶体管电路。通过响应于电源的波动而动态地改变MOS晶体管(P1)的基底偏压来补偿MOS晶体管(P1)的电流性能的降低，因此自动稳定操作速度。NMOS晶体管(N2)产生响应于电源电压的波动程度而改变的电流(I2)，然后所述电流(I2)经由电阻器(R3)被转换为电压以向MOS晶体管(P1)的基底(后栅极)施加正向偏压。当由于电源电压的降低而降低MOS晶体管(P1)的电流性能时，自动执行调整以降低MOS晶体管的门限电压，因此可以补偿操作速度。
-
公开(公告)号：CN1773705A
公开(公告)日：2006-05-17
申请号：CN200510120416.8
申请日：2005-11-10
Applicant: 松下电器产业株式会社
Inventor： 堤正范
IPC: H01L27/02
CPC classification number: H01L27/0928
Abstract: 通过响应于电源的波动而动态地改变MOS晶体管(P1)的基底偏压来补偿MOS晶体管(P1)的电流性能的降低，因此自动稳定操作速度。NMOS晶体管(N2)产生响应于电源电压的波动程度而改变的电流(I2)，然后所述电流(I2)经由电阻器(R3)被转换为电压以向MOS晶体管(P1)的基底(后栅极)施加正向偏压。当由于电源电压的降低而降低MOS晶体管(P1)的电流性能时，自动执行调整以降低MOS晶体管的门限电压，因此可以补偿操作速度。
-
公开(公告)号：CN101290639A
公开(公告)日：2008-10-22
申请号：CN200810092632.X
申请日：2008-04-16
Applicant: 松下电器产业株式会社
IPC: G06F17/50 , H01L27/02 , H01L23/528 , H01L21/82 , H01L21/768
Abstract: 本发明提供一种半导体集成电路，其中将功能块分成多个区域。在各个区域设置有：在第一方向布线的时钟基干布线；在与第一方向正交的第二方向布线，且由与时钟基干布线电连接的多根时钟支线布线构成的时钟支线布线组；与时钟基干布线电连接的时钟驱动单元；和由与时钟基干布线或者时钟支线布线组电连接的多个时钟同步单元构成的时钟同步单元组。并且，各时钟支线布线组之间被电分离，仅由时钟驱动单元，对所连接的时钟基干布线、和与该时钟基干布线连接的时钟支线布线组进行驱动。从而提供一种使耗电量以及时钟偏移变小，且即使在大规模的半导体集成电路中，供给时钟信号的时钟驱动单元的负载容量也小的具备时钟分配电路的半导体集成电路。
-
公开(公告)号：CN100339992C
公开(公告)日：2007-09-26
申请号：CN200410101941.0
申请日：2004-12-08
Applicant: 松下电器产业株式会社
IPC: H01L27/04 , H01L27/088 , H01L21/822 , H01L21/765 , H01L21/8234
CPC classification number: H01L27/0811 , H01L27/0629
Abstract: 构成去耦电容的MOS晶体管的栅极部(304)上被供给VSS(302)，源极部(305)、漏极部(306)上被供给VDD(301)，衬底部(307)上被供给与源极部(305)、漏极部(306)不同的电位NWVDD(303)。将NWVDD(303)设定为高于VDD(301)时，耗尽层(309)扩大，能够以减小去耦电容的电容量而达到减小漏电流的效果。另外，将NWVDD(303)在不引起闩锁的程度内设定于VDD(301)以下时，耗尽层(309)缩小，能够增加去耦电容的电容量。通过改变供给衬底部(307)的电位NWVDD(303)，能够控制去耦电容的电容值和漏电流值。实现可控制电容值和漏电流值的且响应性良好的去耦电容。
-
公开(公告)号：CN1236580C
公开(公告)日：2006-01-11
申请号：CN03103519.1
申请日：2003-01-28
Applicant: 松下电器产业株式会社
IPC: H04L7/00
Abstract: 本发明公开了一种用于半导体器件的延迟控制电路器件，该延迟控制电路器件包括：信号引线；毗邻引线，紧邻所述信号引线形成；以及，一控制电路，用于控制所述毗邻引线中的信号以输出一与所述信号引线中的信号相当的信号。本发明还公开了一种利用所述延迟控制电路器件的延迟控制方法和一种半导体集成电路器件。本发明提供的延迟控制电路器件和于半导体集成电路的延迟控制方法，可以在不增加电路尺寸的条件下控制信号延迟在几皮秒的范围内。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.035 seconds)
