-
公开(公告)号：CN112486312B
公开(公告)日：2022-10-18
申请号：CN202011300735.8
申请日：2020-11-19
Applicant: 杭州电子科技大学
IPC: G06F1/3287 , G06F1/3234 , G06F1/3206 , G06F3/06
Abstract: 本发明公开了一种低功耗的处理器，包括取指模块、译码模块、执行模块、访存模块、写回模块、功耗管理模块、流水线控制模块以及数据模块，其工作模式划分为正常模式和低功耗模式，在正常模式，通过所需调用的数据动态选择SRAM可以有效的避免传输数据的供应不足或者资源浪费，其中取指模块、译码模块、执行模块、访存模块、写回模块之间的5级流水线设计可以有效提高处理器的吞吐量，控制位的设置会提前对指令的有效性进行判定以防造成无用功耗浪费，当处理器进入低功耗模式，则会启动监管机制，若出现闲置的模块、单元会将其逐步关闭以节省功耗，在保持处理器性能的同时降低其功耗以应对不同的应用场景，解决了硬件资源浪费的问题。
-
公开(公告)号：CN113792621A
公开(公告)日：2021-12-14
申请号：CN202110995008.6
申请日：2021-08-27
Applicant: 杭州电子科技大学
Abstract: 本发明公开了一种基于FPGA的目标检测加速器设计方法，首先选择要移植到该平台上的目标检测算法；然后根据选择的算法的特点,在FPGA硬件平台下采用软硬件协同设计的思想进行总体架构设计；最后对所选择的目标检测算法模型网络参数进行16位动态定点数据量化，依据网络模型的运算特点对数据的调度进行规划，并提出一个CNN硬件加速器架构，包括输入输出模块、卷积模块、池化模块、重排序模块、全连接模块、激活模块以及控制模块。本发明方法利用较少的硬件资源完成目标检测加速器的设计，提高了总线带宽利用率，具有一定的通用性和可扩展性，功耗较低，可以达到一个较高的能效比，比较适合应用在有严重功耗限制的场所。
-
公开(公告)号：CN118859200B
公开(公告)日：2024-12-27
申请号：CN202411273200.4
申请日：2024-09-12
Applicant: 杭州电子科技大学
IPC: G01S13/89 , G06N3/0464 , G06N3/08 , G01S13/90 , G01S7/41
Abstract: 本发明公开了一种灵活鲁棒的无相位太赫兹孔径编码三维成像方法，包括如下步骤：步骤1、构建基于距离域切片和探测阵列的无相位太赫兹孔径编码数学成像模型；步骤2、将去噪机制与所述无相位太赫兹孔径编码数学成像模型相结合得到基于深度去噪先验和探测阵列的无相位太赫兹孔径编码成像优化模型；步骤3、采用交替方向乘子法迭代求解所述无相位太赫兹孔径编码成像优化模型，且在求解过程中加入提前训练好的的所述灵活深度网络作为交替方向下降乘子算法的子模块；步骤4、求解出所有距离域切片的方位向和俯仰向的目标散射信息，通过联合重构实现三维目标的快速高分辨重建。该方法灵活性和鲁棒性更强、成像效率更高，能够实现三维目标的高分辨重建。
-
Patent Agency Ranking
公开(公告)号：CN118859200A
公开(公告)日：2024-10-29
申请号：CN202411273200.4
申请日：2024-09-12
Applicant: 杭州电子科技大学
IPC: G01S13/89 , G06N3/0464 , G06N3/08 , G01S13/90 , G01S7/41
Abstract: 本发明公开了一种灵活鲁棒的无相位太赫兹孔径编码三维成像方法，包括如下步骤：步骤1、构建基于距离域切片和探测阵列的无相位太赫兹孔径编码数学成像模型；步骤2、将去噪机制与所述无相位太赫兹孔径编码数学成像模型相结合得到基于深度去噪先验和探测阵列的无相位太赫兹孔径编码成像优化模型；步骤3、采用交替方向乘子法迭代求解所述无相位太赫兹孔径编码成像优化模型，且在求解过程中加入提前训练好的的所述灵活深度网络作为交替方向下降乘子算法的子模块；步骤4、求解出所有距离域切片的方位向和俯仰向的目标散射信息，通过联合重构实现三维目标的快速高分辨重建。该方法灵活性和鲁棒性更强、成像效率更高，能够实现三维目标的高分辨重建。
-
公开(公告)号：CN113792621B
公开(公告)日：2024-04-05
申请号：CN202110995008.6
申请日：2021-08-27
Applicant: 杭州电子科技大学
IPC: G06V10/94 , G06V10/25 , G06V10/44 , G06V10/82 , G06N3/0464 , G06N3/063 , G06F9/50 , G06F8/76 , G06F8/41 , G06F9/38 , G06F9/302
Abstract: 本发明公开了一种基于FPGA的目标检测加速器设计方法，首先选择要移植到该平台上的目标检测算法；然后根据选择的算法的特点,在FPGA硬件平台下采用软硬件协同设计的思想进行总体架构设计；最后对所选择的目标检测算法模型网络参数进行16位动态定点数据量化，依据网络模型的运算特点对数据的调度进行规划，并提出一个CNN硬件加速器架构，包括输入输出模块、卷积模块、池化模块、重排序模块、全连接模块、激活模块以及控制模块。本发明方法利用较少的硬件资源完成目标检测加速器的设计，提高了总线带宽利用率，具有一定的通用性和可扩展性，功耗较低，可以达到一个较高的能效比，比较适合应用在有严重功耗限制的场所。
-
公开(公告)号：CN119126831A
公开(公告)日：2024-12-13
申请号：CN202411604017.8
申请日：2024-11-12
Applicant: 杭州电子科技大学
IPC: G05D1/46
Abstract: 本发明涉及无人机控制技术领域，具体是一种用于控制无人机的方法、设备及计算机可读存储介质，该用于控制无人机的方法，包括如下步骤：获取无人机的系统效用计算模型；根据数据传输延时、无人机功耗和数据传输速度，获取第一约束条件、第二约束条件、第三约束条件和第四约束条件；根据所述第一约束条件、第二约束条件、第三约束条件和第四约束条件，以平均系统效用最大为目标，分别对所述无人机的飞行轨迹、任务卸载比、计算能力分配和移动用户关联进行优化，得到最优的无人机控制策略；采用所述最优的无人机控制策略对无人机进行控制。本发明所提供的无人机控制方法，能够提高无人机卸载任务时的平均系统效用。
-
公开(公告)号：CN113409355A
公开(公告)日：2021-09-17
申请号：CN202110523562.4
申请日：2021-05-13
Applicant: 杭州电子科技大学
Abstract: 本发明公开了一种基于FPGA的运动目标识别系统及方法，由数据信号采集模块完成对目标区域实时的视频图像采集，通过数据信号预处理模块负责将视频序列图像数据有序读出，经过中值滤波去噪、边缘检测得到实时的二值化图像，再利用帧间差分的方法提取运动目标，完成运动目标标定框的定位；通过目标识别模块将运动目标标定框里的内容作为待测图像，经过前处理单元、量化单元，然后利用神经网络检测单元对待测图像进行识别。本发明反复充分利用FPGA的运算资源和视频相邻帧的关联性，更加快速的完成针对视频序列中运动物体进行定位并识别出物体的类别，更好的达到实时的检测速度和低功耗运行状态，从而适应运动目标识别的室外应用场景。
-
公开(公告)号：CN112486312A
公开(公告)日：2021-03-12
申请号：CN202011300735.8
申请日：2020-11-19
Applicant: 杭州电子科技大学
IPC: G06F1/3287 , G06F1/3234 , G06F1/3206 , G06F3/06
Abstract: 本发明公开了一种低功耗的处理器，包括取指模块、译码模块、执行模块、访存模块、写回模块、功耗管理模块、流水线控制模块以及数据模块，其工作模式划分为正常模式和低功耗模式，在正常模式，通过所需调用的数据动态选择SRAM可以有效的避免传输数据的供应不足或者资源浪费，其中取指模块、译码模块、执行模块、访存模块、写回模块之间的5级流水线设计可以有效提高处理器的吞吐量，控制位的设置会提前对指令的有效性进行判定以防造成无用功耗浪费，当处理器进入低功耗模式，则会启动监管机制，若出现闲置的模块、单元会将其逐步关闭以节省功耗，在保持处理器性能的同时降低其功耗以应对不同的应用场景，解决了硬件资源浪费的问题。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.024 seconds)
