-
公开(公告)号：CN102576693B
公开(公告)日：2014-11-12
申请号：CN201080039774.5
申请日：2010-09-06
Applicant: 日立化成株式会社
CPC classification number: H05K3/244 , H01L21/4857 , H01L2924/00013 , H01L2924/0002 , H05K3/062 , H05K3/108 , H05K3/4644 , H05K3/4652 , Y10T29/49155 , Y10T29/49156 , Y10T29/49165 , H01L2224/13099 , H01L2224/13599 , H01L2224/05599 , H01L2224/05099 , H01L2224/29099 , H01L2224/29599 , H01L2924/00
Abstract: 本发明的目的在于，提供即使在形成微细配线的情况下也能够使桥接的发生减少并且能够获得优异的引线接合性和焊料连接可靠性的半导体芯片搭载用基板的制造方法。本发明的半导体芯片搭载用基板的制造方法具有：抗蚀层形成工序，其在具有内层板和第1铜层的层叠体中的第1铜层上，除了应成为导体电路的部分以外形成抗蚀层，所述内层板在表面具有内层电路，所述第1铜层相隔绝缘层设置在内层板上；导体电路形成工序，其通过电解镀铜在第1铜层上形成第2铜层，得到导体电路；镍层形成工序，其通过电解镀镍在导体电路上的至少一部分形成镍层；抗蚀层除去工序，其将抗蚀层除去；蚀刻工序，其通过蚀刻将第1铜层除去；和金层形成工序，其通过非电解镀金在导体电路上的至少一部分形成金层。
-
公开(公告)号：CN103443916B
公开(公告)日：2016-03-02
申请号：CN201280012341.X
申请日：2012-03-09
Applicant: 日立化成株式会社
CPC classification number: H05K3/4682 , H01L21/4857 , H01L23/49822 , H01L24/73 , H01L2224/16225 , H01L2224/32145 , H01L2224/48091 , H01L2224/48227 , H01L2224/73265 , H01L2224/81385 , H01L2225/06568 , H01L2924/15311 , H01L2924/15331 , H05K3/0097 , H05K3/3436 , H05K2201/10674 , H05K2203/1536 , H01L2924/00012 , H01L2924/00014
Abstract: 本发明提供能够应对高密度化且可靠性也优异的半导体元件搭载用封装基板的制法等。该半导体元件搭载用封装基板的制造方法等具有如下工序：准备层叠有第1载体金属箔、第2载体金属箔和基体金属箔的多层金属箔，与基材进行层叠而形成芯基板的工序；在前述多层金属箔的第1载体金属箔与第2载体金属箔之间，物理剥离第1载体金属箔的工序；在第2载体金属箔上形成第1图案镀层的工序；在第1图案镀层上形成绝缘层、导体电路和层间连接而形成层叠体的工序；将层叠体和载体金属箔一起从芯基板分离的工序；以及通过蚀刻而形成埋入电路或立体电路的工序。
-
公开(公告)号：CN104813203A
公开(公告)日：2015-07-29
申请号：CN201380058528.8
申请日：2013-11-12
Applicant: 日立化成株式会社
Abstract: 本发明提供一种光波导，其具有基板1、设置在基板1上的下部包覆层2、设置在下部包覆层2上的光信号传输用芯图案31和突出图案32、以及按照与下部包覆层2一起覆盖光信号传输用芯图案31的方式设置的上部包覆层4，突出图案32具有与基板1、下部包覆层2、上部包覆层4相比向基板1外周方向突出的外周壁33。
-
公开(公告)号：CN103443916A
公开(公告)日：2013-12-11
申请号：CN201280012341.X
申请日：2012-03-09
Applicant: 日立化成株式会社
CPC classification number: H05K3/4682 , H01L21/4857 , H01L23/49822 , H01L24/73 , H01L2224/16225 , H01L2224/32145 , H01L2224/48091 , H01L2224/48227 , H01L2224/73265 , H01L2224/81385 , H01L2225/06568 , H01L2924/15311 , H01L2924/15331 , H05K3/0097 , H05K3/3436 , H05K2201/10674 , H05K2203/1536 , H01L2924/00012 , H01L2924/00014
Abstract: 本发明提供能够应对高密度化且可靠性也优异的半导体元件搭载用封装基板的制法等。该半导体元件搭载用封装基板的制造方法等具有如下工序：准备层叠有第1载体金属箔、第2载体金属箔和基体金属箔的多层金属箔，与基材进行层叠而形成芯基板的工序；在前述多层金属箔的第1载体金属箔与第2载体金属箔之间，物理剥离第1载体金属箔的工序；在第2载体金属箔上形成第1图案镀层的工序；在第1图案镀层上形成绝缘层、导体电路和层间连接而形成层叠体的工序；将层叠体和载体金属箔一起从芯基板分离的工序；以及通过蚀刻而形成埋入电路或立体电路的工序。
-
-
-
Search Results
4
records
(took 0.024 seconds)
