公开(公告)号：CN1096080C

公开(公告)日：2002-12-11

申请号：CN95118686.8

申请日：1995-09-30

Applicant: 日本电气株式会社

Inventor： 杉林直彦 ,  宇津木智 ,  成竹功夫

IPC: G11C11/40 ,  G11C29/00

CPC classification number: G11C29/835 ,  G11C8/10 ,  G11C8/12 ,  G11C8/14 ,  G11C11/408 ,  G11C11/4087

Abstract: 半导体存储器装置中包括：多条子字线(SWL1、SWL2···)，每一个都与子字线相连的多个子字解码器(SWD1、SWD2···)，每一对都与若干个子字解码器相连接的多对主字线(MWLT、MWLF)，以及每一个都与这些主字线对之一相连的多个主字解码器(MWD′1)。在选择模式中，主字线解码器的第一个使得主字线对的不同的对之间的电压彼此不同，而在非选择模式中，使得主字线对的不同的对上的电压彼此相同。

公开(公告)号：CN1208232A

公开(公告)日：1999-02-17

申请号：CN98117467.1

申请日：1998-08-06

Applicant: 日本电气株式会社

Inventor： 杉林直彦 ,  宇津木智 ,  羽生正美

IPC: G11C11/34

CPC classification number: G11C7/065 ,  G11C7/18 ,  G11C11/4091 ,  G11C11/4097

Abstract: 一种半导体动态随机读取存储装置具有平行排列的第一开路位线(BL0－BL3)和分别与第一开路位线相配的第二开路位线(CBL0－CBL3)以便形成位线对和一个在位线对之间共用的读出放大器(SA11),以便增加表示从位线对顺序提供的数据位的电位差的大小,当完成读出放大时表示数据位的高或低电平都被提供给所选择的位线对的两个第一和第二位线,从而均衡相邻开路位线上的电感应。

公开(公告)号：CN1153387A

公开(公告)日：1997-07-02

申请号：CN95118686.8

申请日：1995-09-30

Applicant: 日本电气株式会社

Inventor： 杉林直彦 ,  宇津木智 ,  成竹功夫

IPC: G11C11/40 ,  G11C29/00 ,  H01L21/82 ,  H01L21/66 ,  H01L27/108

CPC classification number: G11C29/835 ,  G11C8/10 ,  G11C8/12 ,  G11C8/14 ,  G11C11/408 ,  G11C11/4087

Abstract: 半导体存储器装置中包括：多条子字线(SWL1、SWL2…)，每一个都与子字线相连的多个子字解码器(SWD1、SWD2…)，每一对都与若干个子字解码器相连接的多对主字线(MWLT、MWLF)，以及每一个都与这些主字线对之一相连的多个主字解码器(MWD′1)。在选择模式中，主字线解码器的第一个使得主字线对的不同的对之间的电压彼此不同，而在非选择模式中，使得主字线对的不同的对上的电压彼此相同。