-
公开(公告)号：CN102820227B
公开(公告)日：2015-08-19
申请号：CN201110151784.4
申请日：2011-06-08
Applicant: 无锡华润上华半导体有限公司
IPC: H01L21/336
CPC classification number: H01L29/66136 , H01L21/3065 , H01L29/0619 , H01L29/0634
Abstract: 本发明涉及深沟槽超级PN结的形成方法。该方法包括：在衬底上沉积外延层的沉积步骤；在外延层上依次形成第一介质层、第二介质层；在外延层形成深沟槽；对深沟槽填充外延材料以充满整个深沟槽并且超过第二介质层；将流动性的第三介质填满包含第二介质层和外延材料例如Si的整个表面，形成规定高度的表面填充层；对表面填充层进行等离子回刻，直至第一介质层和外延材料的界面处；去除所述第一介质层、第二介质层和表面填充层以实现硅平坦化的去除步骤。利用本发明，能够使用与现有的工艺兼容的方法实现Si的平坦化，具有工艺简单、效率高、工艺成本低的优点，并能够有效避免利用CMP导致的Si器件参数不稳定的问题。
-
公开(公告)号：CN102820212B
公开(公告)日：2015-08-12
申请号：CN201110151781.0
申请日：2011-06-08
Applicant: 无锡华润上华半导体有限公司
IPC: H01L21/18 , H01L21/306
CPC classification number: H01L29/0634 , H01L21/3065
Abstract: 本发明涉及深沟槽超级PN结的形成方法。该方法包括：在衬底上沉积外延层的沉积步骤；在外延层上依次形成第一介质层、第二介质层的介质形成步骤；在外延层形成深沟槽的深沟槽形成步骤；对深沟槽填充外延材料以充满整个深沟槽并且超过第二介质层的规定高度的填充步骤；利用刻蚀气体刻蚀外延材料、第一介质层和第二介质层直至第一介质层和外延材料的界面处的刻蚀步骤；去除第一介质层、第二介质层以实现外延材料的平坦化的去除步骤。利用本发明，能够使用与现有的工艺兼容的方法实现硅的平坦化，具有工艺简单、效率高、工艺成本低的优点，并能够有效避免利用CMP导致的Si器件参数不稳定的问题。
-
公开(公告)号：CN102403352A
公开(公告)日：2012-04-04
申请号：CN201010280069.6
申请日：2010-09-14
Applicant: 无锡华润上华半导体有限公司
CPC classification number: H01L29/7813 , H01L29/1095 , H01L29/41766 , H01L29/456 , H01L29/66727 , H01L29/66734
Abstract: 本发明提供一种MOS晶体管，该晶体管为沟槽型垂直双扩散晶体管，采用金属插塞的方式将用以引出源电极的金属层填充在位于相邻两源区之间的接触孔内，并在接触孔下方形成一重掺杂的体接触区域，此时，该MOS晶体管结构中金属均通过接触孔内填充的金属插塞与硅体接触，接触孔侧壁接触的硅体为第一半导体类型掺杂的源区，接触孔底部接触的硅体为第二半导体类型掺杂的体接触区，二者均为重掺杂区域，有效防止了金属与轻掺杂硅体接触产生的各种寄生效应，改善晶体管性能。与此同时，金属插塞的引入，大大缩小了接触孔的孔径，进一步减小器件尺寸，提高器件集成度。
-
公开(公告)号：CN102403351A
公开(公告)日：2012-04-04
申请号：CN201010280057.3
申请日：2010-09-14
Applicant: 无锡华润上华半导体有限公司
CPC classification number: H01L29/7813 , H01L29/1095 , H01L29/41766 , H01L29/456 , H01L29/66727 , H01L29/66734
Abstract: 本发明提供一种沟槽型垂直双扩散晶体管，源电极金属层填充在位于相邻两源掺杂区之间的接触孔内，并在接触孔下方形成一重掺杂的体接触区域，此时，该TDMOS结构中金属均通过接触孔内填充的金属层与硅体接触，接触孔侧壁接触的硅体为第一半导体类型掺杂的源区，接触孔底部接触的硅体为第二半导体类型掺杂的体接触区，二者均为重掺杂区域，从而有效防止了金属与轻掺杂硅体接触产生的各种寄生效应，改善TDMOS晶体管性能。
-
公开(公告)号：CN104347405A
公开(公告)日：2015-02-11
申请号：CN201310346631.4
申请日：2013-08-09
Applicant: 无锡华润上华半导体有限公司
IPC: H01L21/331
CPC classification number: H01L29/66325 , H01L21/22 , H01L21/225 , H01L29/06
Abstract: 本发明提供一种绝缘栅双极晶体管的制造方法，其包括：提供具有正面和反面的晶圆，其中晶圆包括有第一导电类型的半导体衬底、基于半导体衬底在晶圆的正面侧形成的第二导电类型的基极层以及从基极层的正面贯穿基极层至所述半导体衬底的多个沟槽；通过沟槽向位于基极层下方的半导体衬底注入第一导电类型杂质以在沟槽的底部外侧形成第一导电类型注入区；进行高温推阱使得相邻的两个沟槽的底部外侧形成的注入区杂质扩散并相融合以在基极层下方形成第一导电类型扩散层，其中扩散层的第一导电类型杂质的浓度较半导体衬底的第一导电类型杂质的浓度高。由于该制造方法与现有的常规工艺兼容，且工艺简单，效率高，无需专用的高能注入设施。
-
Patent Agency Ranking
公开(公告)号：CN103681779A
公开(公告)日：2014-03-26
申请号：CN201210333874.X
申请日：2012-09-11
Applicant: 无锡华润上华半导体有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336
CPC classification number: H01L29/0878 , H01L29/0634 , H01L29/1095 , H01L29/66712 , H01L29/7802
Abstract: 本发明揭示了一种场效应晶体管的外延结构，它包括：N+衬底、形成在衬底上的N-外延层、形成在N-外延层中并且填充有P－外延层的倾斜沟槽、形成在P-外延层中的P+阱、形成在P+阱中的N+源区；以及形成在P-沟槽以外区域的N-外延层上的多晶硅栅极。其中，N-外延层的掺杂浓度从N+衬底向着远离衬底的方向是缓变的。本发明的场效应晶体管的外延结构击穿电压较高而导通电阻同时较小。
-
公开(公告)号：CN102820227A
公开(公告)日：2012-12-12
申请号：CN201110151784.4
申请日：2011-06-08
Applicant: 无锡华润上华半导体有限公司 , 无锡华润上华科技有限公司
IPC: H01L21/336
CPC classification number: H01L29/66136 , H01L21/3065 , H01L29/0619 , H01L29/0634
Abstract: 本发明涉及深沟槽超级PN结的形成方法。该方法包括：在衬底上沉积外延层的沉积步骤；在外延层上依次形成第一介质层、第二介质层；在外延层形成深沟槽；对深沟槽填充外延材料以充满整个深沟槽并且超过第二介质层；将流动性的第三介质填满包含第二介质层和外延材料例如Si的整个表面，形成规定高度的表面填充层；对表面填充层进行等离子回刻，直至第一介质层和外延材料的界面处；去除所述第一介质层、第二介质层和表面填充层以实现硅平坦化的去除步骤。利用本发明，能够使用与现有的工艺兼容的方法实现Si的平坦化，具有工艺简单、效率高、工艺成本低的优点，并能够有效避免利用CMP导致的Si器件参数不稳定的问题。
-
公开(公告)号：CN103944390A
公开(公告)日：2014-07-23
申请号：CN201310025827.3
申请日：2013-01-23
Applicant: 无锡华润上华半导体有限公司
IPC: H02M3/335
CPC classification number: H02M1/088 , H02M3/335 , H02M2001/0032 , H02M2001/0054 , Y02B70/1491 , Y02B70/16
Abstract: 本发明公开一种开关电源，包括：变压器，其初级线圈输入初始电压，次级线圈输出负载电压；开关管组，包括多个相互并联的开关晶体管，且所述多个并联的开关晶体管与所述变压器的初级线圈串联；控制器，用于输出控制信号到所述开关管组的每一个开关晶体管，并在负载增多时增加控制参与开关电源工作的开关晶体管的数量，在负载减少时减少控制参与开关电源工作的开关晶体管的数量。还提供一种上述开关电源的控制方法。上述开关电源及其控制方法在各种负载的情况下都具有较小的损耗，因而也有较高的转换效率。
-
公开(公告)号：CN103426924A
公开(公告)日：2013-12-04
申请号：CN201210147143.6
申请日：2012-05-14
Applicant: 无锡华润上华半导体有限公司
IPC: H01L29/78 , H01L29/10 , H01L21/336
CPC classification number: H01L29/7813 , H01L29/0878 , H01L29/66734
Abstract: 本发明提供一种沟槽型功率MOSFET及其制备方法，属于沟槽型功率MOSFET技术领域。该制备方法包括步骤：提供半导体衬底；在所述衬底上生长形成第一漂移区；对所述第一漂移区构图刻蚀形成第二沟槽；在所述第二沟槽中外延生长半导体层以形成部分地填充所述第二沟槽底部的第二漂移区，并且，所述第二漂移区的掺杂浓度高于所述第一漂移区的掺杂浓度；以及在所述第二漂移区上方、所述第二沟槽内形成栅沟槽结构。该制备方法过程简单可靠，通过该方法制备形成的沟槽型功率MOSFET的导通电阻小。
-
公开(公告)号：CN102820212A
公开(公告)日：2012-12-12
申请号：CN201110151781.0
申请日：2011-06-08
Applicant: 无锡华润上华半导体有限公司 , 无锡华润上华科技有限公司
IPC: H01L21/18 , H01L21/306
CPC classification number: H01L29/0634 , H01L21/3065
Abstract: 本发明涉及深沟槽超级PN结的形成方法。该方法包括：在衬底上沉积外延层的沉积步骤；在外延层上依次形成第一介质层、第二介质层的介质形成步骤；在外延层形成深沟槽的深沟槽形成步骤；对深沟槽填充外延材料以充满整个深沟槽并且超过第二介质层的规定高度的填充步骤；利用刻蚀气体刻蚀外延材料、第一介质层和第二介质层直至第一介质层和外延材料的界面处的刻蚀步骤；去除第一介质层、第二介质层以实现外延材料的平坦化的去除步骤。利用本发明，能够使用与现有的工艺兼容的方法实现硅的平坦化，具有工艺简单、效率高、工艺成本低的优点，并能够有效避免利用CMP导致的Si器件参数不稳定的问题。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.026 seconds)
