-
公开(公告)号：CN110677231B
公开(公告)日：2023-04-11
申请号：CN201911126736.2
申请日：2015-12-28
申请人： 意法半导体国际有限公司
IPC分类号： H04L7/00
摘要： 本披露涉及源同步链路的时钟通道上的数据。一种源同步数据传输系统包括数据传输装置和数据接收装置。专用数据线将数据信号从该数据传输装置承载至该数据接收装置。专用时钟线将调制时钟信号从该数据传输装置承载至该数据接收装置。该数据传输装置包括时钟数据驱动器，该时钟数据驱动器被配置成用于通过对该调制时钟信号的振幅进行调制来将数据编码到该调制时钟信号中。从而，该源同步数据传输系统的该时钟线承载该时钟信号和附加数据。
-
公开(公告)号：CN108075772A
公开(公告)日：2018-05-25
申请号：CN201711066274.0
申请日：2017-11-02
申请人： 意法半导体国际有限公司
IPC分类号： H03L7/093
CPC分类号： H03L7/093 , H03L7/0802 , H03L7/0893 , H03L7/0895 , H03L7/0896 , H03L7/0991 , H03L7/1976
摘要： 本公开涉及具有去耦积分和比例路径的锁相环。例如，一种示例性电路包括：第一电荷泵，被配置为在第一节点处生成第一电流；以及第二电荷泵，被配置为在第二节点处生成第二电流。该电路还包括：隔离缓冲器，耦合在第一节点和第二节点之间；以及加法器，具有耦合至第二节点的第一输入。该电路附加地包括：辅助电荷泵，被配置为在加法器的第二输入处生成第三电流；以及振荡器，具有耦合至加法器的输出的输入。
-
公开(公告)号：CN107968646A
公开(公告)日：2018-04-27
申请号：CN201710960316.9
申请日：2017-10-16
申请人： 意法半导体国际有限公司
IPC分类号： H03K23/00
CPC分类号： H03L7/1974 , H03K19/20 , H03K21/00 , H03K21/10 , H03K23/00 , H03K23/667 , H03K23/68 , H03K23/70
摘要： 根据实施例，一种电路包括输入时钟端子、输出时钟端子、第一输入数据端子和具有特定端子数的输入数据端子集合。二分频块耦合到输出时钟端子。模块化的单触发时钟分频器耦合在输入时钟端子与二分频块之间。模块化的单触发时钟分频器还耦合到输入数据端子集合。中间时钟生成块耦合在输入时钟端子与模块化的单触发时钟分频器之间。中间时钟生成块包括耦合在输入时钟端子与模块化的单触发时钟分频器之间的第一数字逻辑块。第一数字逻辑块还耦合到第一输入数据端子，并且时钟阻止块耦合在二分频块与第一数字逻辑块之间。
-
公开(公告)号：CN108667455B
公开(公告)日：2022-04-26
申请号：CN201710883204.8
申请日：2017-09-26
申请人： 意法半导体国际有限公司
摘要： 本文公开了具有通过未修整振荡器提供的参考信号的锁定环电路。本文中公开的电子设备包括锁定环电路，锁定环电路被配置为接收旨在具有预期频率的参考信号，其中锁定环电路旨在生成具有等于预期频率乘以预期乘数的预期的频率的预期输出信号。频率计数器在时间窗口期间对参考信号的脉冲数进行计数，以便确定参考信号的实际频率。控制电路确定用于锁定环电路的实际乘数，该实际乘数在与参考信号的实际频率相乘时引起锁定环电路生成具有等于预期的频率的实际的频率的实际输出信号。
-
公开(公告)号：CN107968646B
公开(公告)日：2021-04-27
申请号：CN201710960316.9
申请日：2017-10-16
申请人： 意法半导体国际有限公司
IPC分类号： H03K23/00
摘要： 根据实施例，一种电路包括输入时钟端子、输出时钟端子、第一输入数据端子和具有特定端子数的输入数据端子集合。二分频块耦合到输出时钟端子。模块化的单触发时钟分频器耦合在输入时钟端子与二分频块之间。模块化的单触发时钟分频器还耦合到输入数据端子集合。中间时钟生成块耦合在输入时钟端子与模块化的单触发时钟分频器之间。中间时钟生成块包括耦合在输入时钟端子与模块化的单触发时钟分频器之间的第一数字逻辑块。第一数字逻辑块还耦合到第一输入数据端子，并且时钟阻止块耦合在二分频块与第一数字逻辑块之间。
-
公开(公告)号：CN112073061A
公开(公告)日：2020-12-11
申请号：CN202010518380.3
申请日：2020-06-09
申请人： 意法半导体国际有限公司
IPC分类号： H03L7/099
摘要： 一种电压控制振荡器(VCO)电路，生成具有依赖于控制电压的频率的输出信号。自身依赖于VCO电路的幅度的电流被生成。所生成的电流在一定程度上相应地跟踪在VCO电路内的振荡器的温度行为。振荡器由所生成的电流与依赖于控制电压的控制电流的总和驱动。例如，控制电压可以由锁相环(PLL)生成。
-
公开(公告)号：CN111290467A
公开(公告)日：2020-06-16
申请号：CN201911226669.1
申请日：2019-12-04
申请人： 意法半导体国际有限公司
IPC分类号： G05F1/567
摘要： 本公开的实施例涉及工艺补偿的增益提升电压调节器。一种电压调节器包括从参考电压和反馈电压产生误差电压的误差放大器。电压电流转换器将误差电压转换为输出电流，而反馈电阻则根据输出电流生成反馈电压。误差放大器包括：接收反馈电压和参考电压的晶体管差分对；在饱和状态下操作并且在输出节点和偏置节点处耦合至晶体管差分对的第一对晶体管；在线性区域操作并在中间节点对处耦合到第一对晶体管的第二对晶体管。补偿电容器耦合到中间节点对中的一个，以补偿误差放大器的寄生电容。输出节点处的输出是参考电压和反馈电压之间的差的函数。
-
公开(公告)号：CN110417405A
公开(公告)日：2019-11-05
申请号：CN201910242357.3
申请日：2019-03-28
申请人： 意法半导体国际有限公司
摘要： 一种PLL包括接收输入信号和反馈信号并且产生控制信号的相位频率检测器(PFD)。电荷泵接收控制信号并且产生初始VCO控制。环路滤波器基于初始VCO控制生成精细VCO控制和中间输出。粗略控制电路包括：积分器，该积分器具有接收中间输出的第一输入、第二输入，并且生成粗略VCO控制；将参考电压耦合到第二输入的第一开关；对积分器的输出进行缓冲的缓冲器；以及将积分器的输出耦合到积分器的第二输入的第二开关。VCO接收精细VCO控制和粗略VCO控制，并且生成具有基于精细VCO控制和粗略VCO控制的频率的输出信号。反馈路径接收输出信号并且产生反馈信号。
-
公开(公告)号：CN105720975B
公开(公告)日：2019-08-20
申请号：CN201510591916.3
申请日：2015-09-16
申请人： 意法半导体国际有限公司
IPC分类号： H03L7/18
摘要： 本公开的实施方式涉及具有跨工艺、电压和温度被补偿的带宽的锁相环(PLL)。锁相环(PLL)电路包括被配置为比较输入信号的相位和反馈信号的相位并响应于相位比较产生控制信号的相位比较电路；以及被配置为以由控制信号设置的频率产生输出信号的振荡器电路，其中反馈信号从输出信号获得。PLL电路进一步操作在校准操作模式，其中振荡器电路操作在锁频环模式以比较输入信号的频率和输出信号的频率，并响应于频率比较跨工艺、电压和温度使振荡器电路的增益集中。进一步地，在校准操作模式期间校准用于相位比较电路内的电荷泵的偏置电流，以匹配独立于温度的参考电流。
-
公开(公告)号：CN105720975A
公开(公告)日：2016-06-29
申请号：CN201510591916.3
申请日：2015-09-16
申请人： 意法半导体国际有限公司
IPC分类号： H03L7/18
摘要： 本公开的实施方式涉及具有跨工艺、电压和温度被补偿的带宽的锁相环(PLL)。锁相环(PLL)电路包括被配置为比较输入信号的相位和反馈信号的相位并响应于相位比较产生控制信号的相位比较电路；以及被配置为以由控制信号设置的频率产生输出信号的振荡器电路，其中反馈信号从输出信号获得。PLL电路进一步操作在校准操作模式，其中振荡器电路操作在锁频环模式以比较输入信号的频率和输出信号的频率，并响应于频率比较跨工艺、电压和温度使振荡器电路的增益集中。进一步地，在校准操作模式期间校准用于相位比较电路内的电荷泵的偏置电流，以匹配独立于温度的参考电流。
-
-
-
-
-
-
-
-
-
搜索结果
38 条记录 (耗时 0.036 秒)
