-
公开(公告)号：CN108075772A
公开(公告)日：2018-05-25
申请号：CN201711066274.0
申请日：2017-11-02
Applicant: 意法半导体国际有限公司
IPC: H03L7/093
CPC classification number: H03L7/093 , H03L7/0802 , H03L7/0893 , H03L7/0895 , H03L7/0896 , H03L7/0991 , H03L7/1976
Abstract: 本公开涉及具有去耦积分和比例路径的锁相环。例如，一种示例性电路包括：第一电荷泵，被配置为在第一节点处生成第一电流；以及第二电荷泵，被配置为在第二节点处生成第二电流。该电路还包括：隔离缓冲器，耦合在第一节点和第二节点之间；以及加法器，具有耦合至第二节点的第一输入。该电路附加地包括：辅助电荷泵，被配置为在加法器的第二输入处生成第三电流；以及振荡器，具有耦合至加法器的输出的输入。
-
公开(公告)号：CN105099173A
公开(公告)日：2015-11-25
申请号：CN201510247054.2
申请日：2015-05-15
Applicant: 联发科技股份有限公司
IPC: H02M3/07
CPC classification number: H02M3/07 , H02M1/00 , H02M2001/0025 , H02M2001/0083 , H03L7/0895 , H03L7/0896
Abstract: 充电泵至少包括电源、第一开关、第二开关、电平转换电路和电容器。第一开关被耦接在电源和内部节点之间。电容器被耦接在内部节点与电平转换电路之间。第二开关被耦接在内部节点与输出节点之间。当第二开关保持断开时，第一开关进行闭合和断开的操作，且电平转换电路执行电平转换操作，并且内部节点与输出节点隔离。充电泵的工作范围通过适当的设计而被有效地加宽。
-
公开(公告)号：CN103259539B
公开(公告)日：2015-11-25
申请号：CN201310039472.3
申请日：2013-01-31
Applicant: 联发科技股份有限公司
CPC classification number: H03L7/10 , H03L7/0891 , H03L7/0896 , H03L7/1072
Abstract: 本发明提供一种相位频率检测器，包含至少一个第一触发器及至少一个第二触发器，用以分别提供因应第一时钟信号的上升及第二时钟信号的下降信号；第一及第二延迟元件，耦接于该至少一个第一及第二触发器，其中该第一延迟元件提供多个延迟的上升脉冲，该第二延迟元件提供多个延迟的下降脉冲；第一及第二门，用以分别接收该多个延迟的上升及下降脉冲，并输出至其他电路以提供增加的增益。本发明提供具有良好性能的减少锁定时间的解决方案，对于相位锁定回路，通过采用一个或多个触发器、延迟元件及先进的电路技术的各种电路设置，藉由增加相位频率检测器及充电泵增益来为锁相环电路提供满意的性能且无需大量的封装面积。
-
公开(公告)号：CN103368381A
公开(公告)日：2013-10-23
申请号：CN201310098762.5
申请日：2013-03-26
Applicant: 联发科技(新加坡)私人有限公司
Inventor： 克里斯托弗·雅奎·比尔 , 克里斯托·C·贝汉
IPC: H02M3/07
CPC classification number: H02M3/00 , H03L7/0896
Abstract: 本发明提供一种电路，包含一输出节点；一第一电流源，通过至少一个第一开关耦接于至少该输出节点及校准节点，其中该第一开关交替耦接该第一电流源至该输出节点或该校准节点；一第二电流源，与该第一电流源极性相反并通过至少一个第二开关耦接于至少该输出节点及该校准节点，其中该第二开关交替耦接该第二电流源至该输出节点或该校准节点；以及一电流控制电路，具有耦接于该校准节点的调整电路，其中当来自该第一电流源或该第二电流源的电流未作为自该输出节点的输出时，该电流控制电路耦接该第一电流源及该第二电流源至该校准节点。本发明还提供一种无线通信单元及电流控制方法。本发明可消除电流间的不匹配造成的失真，从而改善合成器输出性能。
-
公开(公告)号：CN101855831B
公开(公告)日：2013-03-20
申请号：CN200880115573.1
申请日：2008-11-12
Applicant: 高通股份有限公司
IPC: H03L7/089
CPC classification number: H03L7/0896 , H03L7/18
Abstract: 在本发明的一个实施例中，揭示一种用于电荷泵的方法。所述方法包含：加偏压于多个晶体管；切换一对主晶体管开关以经由所述经偏压晶体管在输出端子上施加净电荷或移除所述输出端子上的净电荷；以及当所述主晶体管开关断开时，接通辅助晶体管开关。所述辅助晶体管开关在接通时在所述主晶体管开关与所述经偏压晶体管之间提供到达节点的辅助均衡路径。所述辅助均衡路径均衡中间节点之间的电压，以快速断开所述经偏压晶体管，并减少所述电荷泵的所述输出端子上的噪声。
-
Patent Agency Ranking
公开(公告)号：CN101237234B
公开(公告)日：2011-09-14
申请号：CN200710153213.8
申请日：2007-09-29
Applicant: 立积电子股份有限公司
Inventor： 张瑞裕
CPC classification number: H03L7/0896
Abstract: 电荷泵包含一第一开关至一第八开关、一第一电容及一第二电容。第一开关耦接一第一电压源与一第一节点间；第二开关耦接该第一节点与一第二节点间；第三开关耦接该第二节点与一作为该电荷泵输出节点的第三节点间；第四开关耦接该输出节点与一第四节点间；第五开关耦接该第四节点与一第五节点间；第六开关耦接该第五节点与接地端间。第七开关耦接该接地端与该第一节点间；第八开关耦接一第二电压源与该第五节点间。第一电容耦接该第二节点与一第一电压讯号间，第二电容耦接该第四节点与一第二电压讯号间。
-
公开(公告)号：CN100407579C
公开(公告)日：2008-07-30
申请号：CN02815860.1
申请日：2002-07-09
Applicant: NXP股份有限公司
Inventor： M·A·T·桑杜莱努
CPC classification number: H03L7/0805 , H03L7/07 , H03L7/085 , H03L7/0896 , H03L2207/06 , H04L7/033
Abstract: 本发明涉及一种用于产生电流的电荷泵，尤其涉及用于调谐系统中的电荷泵，其中调谐系统包括锁相环，锁相环包括电流放大装置，其中所述电流放大装置包括跨导线性电路(Q13、Q11、Q9、Q1；Q14、Q12、Q10、Q2)。
-
公开(公告)号：CN1327617C
公开(公告)日：2007-07-18
申请号：CN03801971.X
申请日：2003-05-22
Applicant: 松下电器产业株式会社
IPC: H03L7/093
CPC classification number: H03L7/0812 , H03L7/0891 , H03L7/0893 , H03L7/0896 , H03L7/093
Abstract: 本发明提供一种：具有和现有一样的滤波特性、却能以更小的电路面积实现、适合作PLL、DLL的环路滤波器的低通滤波电路。作为低通滤波电路，包括：以该低通滤波电路的输入信号为输入，以第一电压为输出的第一滤波器(31)；为第一滤波器(31)所拥有的电路元件，根据所述第一电压让第一电流流动的电路元件(311)；产生与所述第一电流成一定比值的第二电流的电流产生器(32)；以所述第二电流为输入，以第二电压为输出的第二滤波器(33)；将所述第一电压和所述第二电压相加，输出该低通滤波电路的输出信号的加法器(34)。这里，通过让第二电流比第一电流小，便能将第二滤波器(33)中的电容元件缩小到1/100左右，从而能大幅度地减小电路面积。
-
公开(公告)号：CN1197247C
公开(公告)日：2005-04-13
申请号：CN00133650.9
申请日：2000-11-30
Applicant: 恩益禧电子股份有限公司
Inventor： 原田裕高
IPC: H03L7/093
CPC classification number: H03L7/0805 , H03L7/0896 , H03L7/0898 , H03L7/099 , H03L7/183
Abstract: 一种同步锁相环(PLL)的方法，其能够减小锁相环在半导体器件的芯片中所占据的面积，并且即使当振频率的频带较宽以及倍频因子的可变范围较宽时，也能够缩短锁定时间。该方法包括如下步骤：利用低通滤波器平滑控制电流，并且把其作为控制电压输出；利用压控振荡器，根据所设置的调制灵敏度，振荡输出具有对应于控制电压的振荡频率的内部时钟；利用分频器，根据所设置的倍频因子对内部时钟的频率分频，并把其作为分频时钟输出。
-
公开(公告)号：CN1305266A
公开(公告)日：2001-07-25
申请号：CN00133650.9
申请日：2000-11-30
Applicant: 日本电气株式会社
Inventor： 原田裕高
IPC: H03L7/093
CPC classification number: H03L7/0805 , H03L7/0896 , H03L7/0898 , H03L7/099 , H03L7/183
Abstract: 一种同步锁相环(PLL)的方法,其能够减小锁相环在半导体器件的芯片中所占据的面积,并且即使当振频率的频带较宽以及倍频因子的可变范围较宽时,也能够缩短锁定时间。该方法包括如下步骤:利用低通滤波器平滑控制电流,并且把其作为控制电压输入;利用压控振荡器,根据所设置的调制灵敏度,振荡输出具有对应于控制电压的振荡频率的内部时钟;利用分频器,根据所设置的倍频因子对内部时钟的频率分频,并把其作为分频时钟输出。
-
-
-
-
-
-
-
-
-
Search Results
86
records
(took 0.019 seconds)
